[發(fā)明專利]半導體器件和形成半導體器件的方法

有效

• 申請?zhí)枺?/td>: 200680055897.1
• 申請日: 2006-09-22
• 公開（公告）號: CN101512738A
• 公開（公告）日: 2009-08-19
• 發(fā)明（設計）人: 讓-米歇爾·雷內(nèi)斯;菲利普·蘭斯;葉夫根尼·斯特凡諾夫;楊·韋伯
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/78
• 代理公司: 中原信達知識產(chǎn)權代理有限責任公司
• 代理人: 陸錦華;穆德駿

技術領域

本公開涉及半導體器件裝置以及形成半導體器件裝置的方法。

背景技術

在諸如汽車電子、供電、電信之類的應用中，普遍地使用諸如金 屬氧化物半導體場效應晶體管(MOSFET)的半導體器件作為功率器件， 這些應用要求器件操作在幾十到幾百安培(A)范圍的電流內(nèi)。

常規(guī)地，通過將電壓施加到MOSFET器件的柵電極，接通器件并 且形成連接源極區(qū)和漏極區(qū)的溝道，該溝道允許電流流動。在漏極區(qū) 和溝道之間形成輕摻雜的漂移區(qū)。為了降低在漂移區(qū)上產(chǎn)生的最大電 場，并且因而確保高的擊穿電壓，需要對漂移區(qū)進行輕摻雜。一旦接 通了MOSFET器件，則電流和電壓之間的關系就接近線性，這意味著 該器件的表現(xiàn)類似于電阻。該電阻被稱為導通電阻Rdson。

典型地，具有低導通電阻Rdson的MOSFET器件是優(yōu)選的，因為 它們具有較高的電流容量。所熟知的是，通過提高MOSFET器件的封 裝密度，即每cm²的基本元胞(cell)的數(shù)量，可以減小導通電阻Rdson。 例如，六角形MOSFET(HEXFET)器件包括多個元胞，每個元胞具 有源極區(qū)和六角形多晶硅柵極，并且六角形MOSFET(HEXFET)器 件具有高封裝密度，例如每cm²有10⁵個六角形元胞。由于大數(shù)量的元 胞和大的深寬比，該深寬比可以被定義為源極區(qū)的六角形周長長度和 晶胞面積的比值，所以能夠使HEXFET器件的導通電阻非常低。通常 地，元胞的尺寸越小，封裝密度就越高，并且因而導通電阻就越小。 因此，對于MOSFET器件的很多改進都以減小元胞尺寸為目標。

然而，所熟知的是，MOSFET器件的擊穿電壓隨著器件導通電阻 Rdson的增加而增加。因此，在減小Rdson和具有足夠高的擊穿電壓 BVdss之間存在折衷。

在減小MOSFET器件的導通電阻Rdson，同時不嚴重影響器件擊 穿電壓的努力中，已經(jīng)提出了將多層結構引入器件的漂移區(qū)中。在2006 年6月的IEEE電子器件學報(Transactions?on?Electron?Devices)Vol.47. No.6中，Xing?Bi?Chen、Xin?Wang和Johnny?K.O.Sin的一篇名為‘A Novel?High-Voltage?Sustaining?Structure?with?Buried?Oppositely?Doped Regions’(一種具有隱埋反摻雜區(qū)的新穎高壓穩(wěn)壓結構)的文章，描述 這樣一種結構，其中MOSFET器件的漂移區(qū)中的隱埋浮置區(qū)(floating region)在邊緣末端(edge?termination)被連接在一起。在p-型隱埋浮 置區(qū)在n-型漂移區(qū)中的情況中，由于在耗盡的p-型隱埋浮置區(qū)中的負 電荷，所以在隱埋浮置區(qū)上終止了由耗盡的n-漂移區(qū)的正電荷引起的 大部分電通量，使得不允許場強貫穿漂移區(qū)的全部厚度進行堆積。這 意味著在不產(chǎn)生高峰值電場的情況下，能夠在漂移區(qū)中使用較高的摻 雜密度。由于在漂移區(qū)中能夠使用較高的摻雜密度，所以減小了導通 電阻Rdson。因此，通過使用隱埋浮置區(qū)，可以使漂移區(qū)的電阻率和/ 或厚度小于具有相同擊穿電壓的常規(guī)MOSFET器件的漂移區(qū)的電阻率 和/或厚度，并且因此可以減小導通電阻Rdson。

當接通MOSFET器件時，由于完全耗盡了漂移區(qū)和隱埋浮置區(qū)， 所以導通電阻瞬間較高，并且僅有少量電流在溝道中流動。為了完全 接通器件(即，開啟器件)，必須恢復隱埋浮置區(qū)和漂移區(qū)中的多數(shù)載 流子。MOSFET是單極器件或多數(shù)載流子器件，并且因而當打開溝道 時，可以輕易地從源極恢復用于n-型區(qū)(例如，漂移區(qū))的電子。然 而，由于單極器件不能向這些區(qū)提供任何空穴，所以更難以恢復用于 p-型隱埋浮置區(qū)的空穴。

因此，在接通器件和完全接通器件之間存在延遲，其延遲取決于 在耗盡區(qū)中恢復多數(shù)電荷載流子所需要的時間。理想地，設計器件時 的目標是進行布置而使延遲為零或盡可能接近零。