[發(fā)明專(zhuān)利]半導(dǎo)體集成電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200680054598.6
• 申請(qǐng)日: 2006-06-07
• 公開(kāi)（公告）號(hào): CN101438246A
• 公開(kāi)（公告）日: 2009-05-20
• 發(fā)明（設(shè)計(jì)）人: 黑田雄樹(shù);田中博志
• 申請(qǐng)（專(zhuān)利權(quán)）人: 株式會(huì)社日立制作所
• 主分類(lèi)號(hào): G06F9/48
• 分類(lèi)號(hào): G06F9/48;G06F1/04;G06F1/32;H01L21/822;H01L27/04
• 代理公司: 北京市金杜律師事務(wù)所
• 代理人: 王茂華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路，尤其涉及例如有效應(yīng)用于包含多個(gè)微處理器(簡(jiǎn)稱(chēng)為“處理器”)的多處理器芯片的技術(shù)。

背景技術(shù)

由于元件隨著半導(dǎo)體制造技術(shù)的進(jìn)步而精細(xì)化，能夠在1個(gè)芯片上集成龐大數(shù)量的晶體管。以往，處理器的高頻化與精細(xì)化一起發(fā)展起來(lái)，但由于工作時(shí)功率的增加、或由漏電流引起的待機(jī)時(shí)功率的增加，越發(fā)難以實(shí)現(xiàn)工作頻率的提高，進(jìn)而在基于邏輯方式的改善的性能提高上也開(kāi)始出現(xiàn)極限。

另一方面，出現(xiàn)了汽車(chē)的導(dǎo)航系統(tǒng)、手機(jī)、數(shù)字電視等將圖像、聲音、數(shù)據(jù)庫(kù)信息這樣的多種數(shù)據(jù)同時(shí)處理的數(shù)字民用設(shè)備，在短時(shí)間內(nèi)處理特性不同的龐大的數(shù)據(jù)的要求日益提高。對(duì)于這樣的要求，為了兼顧性能提高和功耗降低，使用了將通用處理器、專(zhuān)用處理器、可重構(gòu)處理器或DSP(Digital?Signal?Processor)等加速器這樣的各種處理器搭載在1個(gè)半導(dǎo)體芯片上的、所謂的多處理器芯片。利用多處理器芯片，通過(guò)并行進(jìn)行處理，即使不使工作頻率提高也能夠獲得高運(yùn)算性能。

另外，在單核的LSI(半導(dǎo)體集成電路)中，通過(guò)控制處理器的頻率和電壓，實(shí)現(xiàn)了功耗降低。這是通過(guò)在處理器等的處理負(fù)載小時(shí)使頻率和電壓降低、或切斷不進(jìn)行運(yùn)算的處理器的電源來(lái)謀求整個(gè)系統(tǒng)的功耗和發(fā)熱量降低的技術(shù)。該方法在多個(gè)處理器被搭載于1個(gè)LSI上時(shí)也能通過(guò)應(yīng)用對(duì)各個(gè)處理器控制頻率和電壓的技術(shù)來(lái)謀求功耗降低。例如，在專(zhuān)利文獻(xiàn)1、專(zhuān)利文獻(xiàn)2、以及專(zhuān)利文獻(xiàn)3中，已知在多處理器結(jié)構(gòu)系統(tǒng)中，通過(guò)操作系統(tǒng)的控制使系統(tǒng)的工作頻率和電路的電源電壓動(dòng)態(tài)地變化，能夠降低整個(gè)系統(tǒng)的功耗。

專(zhuān)利文獻(xiàn)1：日本特開(kāi)2002-99433號(hào)公報(bào)

專(zhuān)利文獻(xiàn)2：日本特開(kāi)2002-202893號(hào)公報(bào)

專(zhuān)利文獻(xiàn)3：日本特開(kāi)2001-229040號(hào)公報(bào)

發(fā)明內(nèi)容

本發(fā)明人研究了包含多個(gè)處理器的半導(dǎo)體集成電路中的功耗降低技術(shù)。

以往，有對(duì)某個(gè)任務(wù)靜態(tài)地指定了頻率和電壓的程序，由此能夠以低功耗實(shí)現(xiàn)處理。另外，在要求實(shí)時(shí)性的處理中，使用如下方法，即，計(jì)算在處理中相對(duì)于要完成處理的時(shí)間的當(dāng)前的處理的進(jìn)展情況，動(dòng)態(tài)地變更頻率和電源電壓而謀求功耗降低。這些的組合在例如作為圖像處理的MPEG(Moving?Picture?Coding?Experts?Group/MovingPicture?Experts?Group)中，在必須以三十分之一秒處理一幀時(shí)，采用了如下方法，即，預(yù)先以低電壓且低頻率執(zhí)行處理，在工作由于反復(fù)處理或異常的干擾而遲緩時(shí)使電源電壓和頻率提高。

但是，按照現(xiàn)有技術(shù)，即使執(zhí)行對(duì)多個(gè)處理器靜態(tài)地指定了頻率和電壓的程序，也不額外進(jìn)行動(dòng)態(tài)的頻率控制。這是因?yàn)椋酝混o態(tài)地指定了電壓和頻率的LSI，其電路被分配給實(shí)時(shí)處理專(zhuān)用，或難以引入異常的干擾，多個(gè)實(shí)時(shí)處理不會(huì)同時(shí)進(jìn)行，因此無(wú)需動(dòng)態(tài)的頻率控制。

但是，今后隨著處理性能的要求越來(lái)越高，并且，隨著多處理器化在嵌入式設(shè)備中也漸成主流，考慮到多個(gè)實(shí)時(shí)處理同時(shí)執(zhí)行的情況和通過(guò)通信下載程序的情況，此時(shí)，出現(xiàn)對(duì)指定了靜態(tài)的頻率-電壓控制的程序不按計(jì)劃執(zhí)行處理的情況。其主要原因在于，對(duì)作為公共資源的總線和公共存儲(chǔ)器的訪問(wèn)與其它處理器的請(qǐng)求重疊。另外，存在對(duì)事件進(jìn)行的處理、例如由于手機(jī)上有來(lái)電的情況或在數(shù)字家電中通過(guò)用戶(hù)按開(kāi)關(guān)而啟動(dòng)任務(wù)的情況而導(dǎo)致在預(yù)先靜態(tài)地計(jì)劃的頻率-電壓下進(jìn)行的處理不能按計(jì)劃執(zhí)行的情況。

另外，隨著多核化、眾核化的發(fā)展，用于對(duì)各處理器進(jìn)行頻率-電壓控制的信息、計(jì)算量都很大，有來(lái)不及進(jìn)行頻率-電壓控制、整個(gè)芯片的處理本身也出現(xiàn)破綻的危險(xiǎn)。

本發(fā)明的目的在于，兼顧包含多個(gè)處理器的半導(dǎo)體集成電路中的低功耗控制的實(shí)現(xiàn)和要求實(shí)時(shí)性地處理性能的保障。

本發(fā)明的另一目的在于，通過(guò)靜態(tài)地指定的頻率-電壓控制和根據(jù)處理的進(jìn)度對(duì)頻率和電壓的動(dòng)態(tài)控制的協(xié)調(diào)來(lái)實(shí)現(xiàn)低功耗。

本發(fā)明的上述以及其它目的和新的特征將會(huì)通過(guò)本說(shuō)明書(shū)的記述和附圖得以明確。

簡(jiǎn)單說(shuō)明本申請(qǐng)所公開(kāi)的發(fā)明中有代表性的發(fā)明的概要如下。

(1)一種半導(dǎo)體集成電路，包含通過(guò)分別被提供電壓和時(shí)鐘信號(hào)而能執(zhí)行程序的多個(gè)處理器，還包含管理單元，該管理單元用于通過(guò)組合第一控制和第二控制來(lái)使在上述處理器中進(jìn)行處理的進(jìn)度加速，其中，上述第一控制根據(jù)上述程序所包含的控制信息來(lái)變更上述電壓的值和上述時(shí)鐘信號(hào)的頻率；上述第二控制按照在上述處理器中進(jìn)行處理的進(jìn)展情況來(lái)變更被提供給該處理器的上述電壓的值和上述時(shí)鐘信號(hào)的頻率。