[發明專利]電感器的制造方法

有效

• 申請號: 200680051132.0
• 申請日: 2006-10-12
• 公開（公告）號: CN101361146A
• 公開（公告）日: 2009-02-04
• 發明（設計）人: 山野和彥
• 申請（專利權）人: 株式會社村田制作所
• 主分類號: H01F41/04
• 分類號: H01F41/04
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 張鑫

技術領域

本發明涉及便攜電話等使用的電感器的制造方法。

背景技術

以往，作為這種電感器的制造方法，有例如專利文獻1和專利文獻2揭示的技術。

這種已有制造方法中，將PET(二甲酯)膜或空基片用作基底基體材料，在此基底基體材料上印刷感光絕緣糊。然后，對此感光絕緣糊進行曝光(按照需要添加顯像)和烘干，從而形成絕緣膜。此后，在此絕緣層上印刷感光導體糊，進行曝光、顯像(按照需要添加曝光)和烘干，從而形成導體圖案。接著，在導體圖案上印刷感光絕緣糊，進行曝光、顯像(按照需要添加曝光)和烘干，從而形成絕緣層和通路孔。其后，交替疊積導體圖案、帶通孔的絕緣層，從而形成疊層體。接著，將此疊層體劃分成所希望芯片規模，形成小芯片。然后，從芯片去除基底基體材料，并對芯片進行燒結。此后，在各芯片的兩個端部形成外部電極后，對外部電極部分實施電鍍，從而完成片狀電感器。

專利文獻1：日本國特開平11-204336號公報

專利文獻2：日本國特開2005-109097號公報

然而，上述已有制造方法存在如下問題。

圖21已有電感器的外觀圖，圖22是示出電感器運送時的狀態的概略剖視圖。

如圖21所示，已有制造方法中，形成電感器100的芯片100A后，在芯片100A的兩端形成外部電極111、112，所以不能充分確保芯片100A的容積。例如制造規定規模0603(縱0.6毫米(mm)、橫0.3毫米、高0.3毫米)的電感器的情況下，將燒結后的芯片100A的規模設定為縱0.56毫米、橫0.26毫米、高0.26毫米，在此芯片100A的兩端形成外部電極111、112，從而得到規定規模0603。因此，芯片100A的規模變小，對內部形成的線圈等的大小施加限制，不能得到足夠大的電感值。

又，如圖22所示，芯片100A的表面和外部電極111、112產生外部電極厚度份額的階梯差，所以安裝微小電感器100時產生不便。即，如圖22的虛線所示，電感器100的規模遠大于運送用吸嘴200的口徑時，即使芯片100A表面與外部電極111、112之間產生階梯差，也不發生空氣泄漏，所以吸嘴200牢固地吸著電感器100，能運送到希望的安裝處。然而，隨著電感器的微小化，運送規定規模0603這樣微小的電感器100的情況下，如實線所示，吸嘴200橫跨外部電極111、112，使吸嘴200與芯片100A的表面之間產生間隙，發生空氣泄漏。因此，吸嘴200不能牢固地吸著電感器100，可能發生使其在運送中途掉下或將電感器100裝到偏離所希望安裝處的位置的事態。

本發明是為解決上述課題而完成的，其目的在于提供一種形成劃分前的疊層體時也形成外部電極從而能有效利用芯片容積并防止安裝時不便的電感器的制造方法。

發明內容

為了解決上述課題，本發明第1方面是一種電感器的制造方法，具備：形成具有多塊包含內包于絕緣層的卷繞體、以及連接該卷繞體的兩端并從絕緣層露出的一對外部電極的芯片的疊層體用的疊層工序；將疊層工序中形成的疊層體劃分成各芯片用的劃分工序；以及燒結劃分工序中形成的各芯片用的燒結工序，其中，疊層工序具有以下過程：用導體糊并利用印刷法或光刻制版法，在絕緣層上形成卷繞體用的導體圖案，同時在該絕緣層的邊部上形成外部電極用的外部電極圖案的第1過程；以及用絕緣糊并利用印刷法或光刻制版法，在該導體圖案和外部電極圖案上形成具有窺視導體圖案的通路孔和與外部電極相連的切口部的絕緣層的第2過程，通過重復這些第1和第2過程，形成包含由導體圖案和通路孔構成的卷繞體、以及由外部電極圖案和填充在切口部的導體構成的一對外部電極的多塊芯片。

根據此組成，疊層工序形成具有多塊包含內包于絕緣層的卷繞體和一對外部電極的芯片的疊層體。具體而言，第1過程中，用導體糊并利用印刷法或光刻制版法，在絕緣層上形成卷繞體用的導體圖案，同時在該絕緣層的邊部上形成外部電極用的外部電極圖案。第2過程中，用絕緣糊并利用印刷法或光刻制版法，在該導體圖案和外部電極圖案上形成具有窺視導體圖案的通路孔和與外部電極相連的切口部的絕緣層。而且，通過重復這些第1和第2過程，形成包含由導體圖案和通路孔構成的卷繞體以及由外部電極圖案和填充在切口部的導體構成的一對外部電極的多塊芯片。接著，由劃分工序將疊層體劃分成各芯片后，在燒結工序燒結各芯片。