[發明專利]合成電流源驅動模型用于分析單元特征

有效

• 申請號: 200680047748.0
• 申請日: 2006-12-13
• 公開（公告）號: CN101341488A
• 公開（公告）日: 2009-01-07
• 發明（設計）人: K·喬普拉;C·凱施雅普;粟海華
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市中咨律師事務所
• 代理人: 于靜;張靜美

技術領域

本發明涉及超大規模集成(VLSI)芯片設計的網表(netlist)中的邏 輯級(logic?stage)的性能分析。特別地，本發明涉及合成在分析邏輯級的 定時和噪聲特征中使用的電流源模型。

背景技術

靜態定時分析器被廣泛用作優化和驗證超大規模集成(VLSI)芯片的 設計的工具。例如，通常由網表表示的VLSI芯片設計可以被分成組合邏 輯的多個連續邏輯級。舉例來說，邏輯級可以包括一個或多個不同的驅動 門(例如，像非線性驅動門)，以及一個或多個互連負載。可以使用例如 簡化線性驅動模型或電流源模型，通過在邏輯級內部建模或仿真非線性驅 動門來實現或實施邏輯級的分析。舉例來說，可以通過遵循本領域已知的 C-effective(C有效)過程，在某些靜態定時分析器中生成或創建線性驅動 模型。

隨著電子設計和積極設備擴縮(scaling)的出現，舉例來說，諸如納 米晶體管的電子設備的電特征由于增加的短通道效應而日益變得非線性。 另外，典型導線與驅動的電阻比率也隨著該擴縮而成比例增加。使用常規 的基于C-effective的線性驅動模型來精確捕獲在驅動輸出處的邏輯級的輸 出波形變得越來越困難。

在網表中，由于例如耦合噪聲，鄰近邏輯級可以影響邏輯級的性能。 從一個或多個鄰近邏輯級接收噪聲的邏輯級可以是受害級(victim?stage)， 在此被稱為受害方或受害級或受害單元(victim?cell)。將噪聲耦合到鄰近 邏輯級的邏輯級可以是攻擊級(aggressor?stage)，在此被稱為攻擊方或攻 擊級或攻擊單元。切換(switch)攻擊方內部的驅動可以使得噪聲或噪聲 假信號(glitch)耦合到受害級。噪聲通常可以導致在同時切換的受害級的 延遲上的改變。在這種情況下，噪聲可以被稱為延遲噪聲。如果受害級是 靜態的，即受害級并沒有切換，則來自切換攻擊級的噪聲可以通過受害級 潛在地傳播，并且鎖存到例如受害級的存儲元件中，從而造成受害級的功 能故障。造成受害級的功能故障的噪聲可以被稱為功能噪聲。

舉例來說，還可以按照C-effective過程來對造成受害級的功能故障的 噪聲或噪聲假信號進行建模。基于C-effective過程的建模使用兩個參數來 對噪聲的峰值和區域進行建模，并且因此可能在本質上不足以捕獲噪聲的 其它特征，例如，像噪聲的不對稱波形。另外，由于驅動的增加的非線性， 基于C-effective過程的建模可能不能夠對驅動門進行精確建模。此外，基 于C-effective過程的建模可能需要其它過程來實現三維門特征化(gate characterization)，其可以包括例如兩個假信號參數和用于輸出電容的一 個參數。

對于在攻擊級與受害級之間的對準(alignment)分析，在本領域中建 議可以使用基于線性驅動模型的方法。該方法要求創建預特征化的 (pre-characterized)四維查找表，并且其并不基于當前存在的單元庫， 例如當前工業標準單元庫。這里，術語“對準”指的是在受害級與攻擊級 之間造成受害級輸出處的延遲或延遲噪聲的條件。最壞情況的對準可以是 其中受害級在驅動輸出處經歷最大延遲的情況。已經觀察到對準可以取決 于邊緣速率(edge?rate)、噪聲寬度、噪聲高度，以及受害單元的接收方 負載。

在本領域中還建議可以使用非線性DC(直流)電流源模型來分析邏 輯級的定時和噪聲特征。非線性DC電流源模型可以取決于輸入和輸出電 壓。使用該非線性DC電流源模型，可以利用密勒(Miller)電容(C_m) 和輸出電容(C_o)來創建和擴充二維查找表，以便捕獲寄生電容效應。已 經顯示使用該DC電流源模型可以獲得對于任意輸入波形和任意輸出負載 來說的快速和相對精確的分析。對于驅動的非線性仿真使用了一些固定的 時間步長(time-step)，并且使用了遞歸卷積來仿真互連。然而，該方法 要求具有新的特征化數據格式的新庫，以便生成查找表。另外，該方法并 沒有解決延遲噪聲分析的問題。