[發(fā)明專利]在同一襯底上集成平面和三柵器件

有效

• 申請?zhí)枺?/td>: 200680047661.3
• 申請日: 2006-12-06
• 公開（公告）號: CN101331603A
• 公開（公告）日: 2008-12-24
• 發(fā)明（設(shè)計）人: P·L·D·常
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L21/8244
• 分類號: H01L21/8244;H01L27/11;H01L29/786
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 柯廣華;張志醒

技術(shù)領(lǐng)域

本發(fā)明一般涉及半導(dǎo)體晶體管，具體但并不排他地，涉及包括集成到同一襯底上的不同類型晶體管的存儲單元。

背景技術(shù)

圖1A示意示出靜態(tài)隨機(jī)存取存儲器(SRAM)單元100的一個實施例。SRAM單元100包括一對反相器102和104，其中反相器102的輸出耦合到反相器104的輸入，而反相器104的輸出耦合到反相器102的輸入。以這種方式耦合反相器102和104產(chǎn)生自持式存儲單元。除了反相器102和104外，SRAM單元100還包括一對通柵晶體管106和108。通柵晶體管106耦合到反相器102的輸入和反相器104的輸出，而通柵晶體管108耦合到反相器102的輸出和反相器104的輸入。

圖1B示意示出作為SRAM單元100的半導(dǎo)體實現(xiàn)的理想SRAM單元150。SRAM單元150包括一對通柵晶體管170和176、由下拉晶體管178和上拉晶體管180組成的第一反相器以及由下拉晶體管172和上拉晶體管174組成的第二反相器。在一個實施例中，通柵和下拉晶體管是NMOS，而上拉晶體管是PMOS。因此，SRAM單元100是六晶體管SRAM單元，因為它包括總共六個晶體管。通常，SRAM單元150中的所有六個晶體管具有相同的構(gòu)造，例如平面晶體管或三柵晶體管。

SRAM單元150包括在襯底152上構(gòu)建的具有可變寬度W的若干“擴(kuò)散”154、156、158和160。每個擴(kuò)散包括至少一個源極、至少一個漏極以及分開每個源極/漏極對的至少一個溝道。也構(gòu)建在襯底152上的是可變柵極長度L的若干柵電極162、164、166和168。在柵電極與擴(kuò)散交疊的所選位置處形成晶體管。例如，在擴(kuò)散154與柵電極162交疊處形成通柵晶體管170，在擴(kuò)散154與柵電極166交疊處形成下拉晶體管172，并在擴(kuò)散156與柵電極166交疊處形成上拉晶體管174。該SRAM單元是“理想”單元，因為如下所述，即使不是不可能，但也難以在所有晶體管具有相同類型的SRAM單元中具有恒定寬度的擴(kuò)散和柵電極。

圖2A和圖2B示出調(diào)諧SRAM單元150中晶體管的相對強(qiáng)度的一對方法。為使SRAM單元150以穩(wěn)定方式操作，形成SRAM單元150的晶體管最好具有不同的強(qiáng)度：對于穩(wěn)定操作，下拉晶體管172和178可以是最強(qiáng)的，通柵晶體管170和176僅次于最強(qiáng)的，并且上拉晶體管174和180是最弱的。對于特定的晶體管構(gòu)造，通過改變擴(kuò)散的寬度W、柵電極的柵極長度L或者它們兩者來調(diào)整晶體管的強(qiáng)度。對于給定值的W，L的值越大，形成的晶體管越弱；類似地，對于給定值的L，W越大，形成的晶體管越強(qiáng)。一般來說，PMOS晶體管比具有相同W和L的NMOS晶體管更弱。上拉晶體管可具有與通柵相同的W和L，使得上拉晶體管是最弱的。

圖2A示出SRAM單元200的一個實施例，其中改變擴(kuò)散的寬度W以改變晶體管的強(qiáng)度。因此，擴(kuò)散202在它與柵電極210相交以形成通柵晶體管處具有第一寬度W1，而在它與柵電極212相交以形成下拉晶體管處具有第二寬度W2。由于W1小于W2，所以所得到的通柵晶體管比下拉晶體管更弱。類似地，擴(kuò)散206在它與柵電極216相交以形成通柵晶體管處較窄，而在它與柵電極214相交以形成下拉晶體管處較寬。圖2B示出SRAM單元250的一個實施例，其中改變柵電極的長度L以改變晶體管強(qiáng)度。因此，柵電極252在它與擴(kuò)散260相交以形成下拉晶體管處具有第一寬度H1，而在它與擴(kuò)散262相交以形成下拉晶體管處具有第二寬度H2。由于H1小于H2，所以所得到的通柵晶體管比下拉晶體管更弱。類似地，柵電極256在它與擴(kuò)散266相交以形成通柵晶體管處較窄，而在它與擴(kuò)散264相交以形成下拉晶體管處較寬。

在圖2A和圖2B中采用的技術(shù)遇到幾個問題。擴(kuò)散和柵電極的有效圖案形成和蝕刻最好兩者都應(yīng)是直線的。但是，改變擴(kuò)散的寬度W產(chǎn)生了“割階”204和208，而改變柵電極的寬度H也產(chǎn)生了割階254和258。對于亞100nm技術(shù)，柵極長度L和擴(kuò)散寬度W小于用于以光刻法形成擴(kuò)散和柵電極圖案的光波長，這些割階的存在極大增加了用于形成特征的圖案的掩模的復(fù)雜度，以及在圖案形成時正確蝕刻特征的難度。

附圖說明

參照以下附圖來描述本發(fā)明的非限制且非窮舉實施例，其中在各個視圖中相似的參考標(biāo)號表示相似的部分，除非另有規(guī)定。

圖1A是靜態(tài)隨機(jī)存取存儲器(SRAM)單元的一個實施例的示意圖。

圖1B是半導(dǎo)體襯底上的SRAM單元的構(gòu)造的平面圖。

圖2A是用于控制SRAM單元實施例中晶體管強(qiáng)度的技術(shù)的一個實施例的平面圖。