[發(fā)明專利]AlxGayIn1－x－yN晶體基板、半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 200680047480.0
• 申請日: 2006-10-16
• 公開（公告）號: CN101331591A
• 公開（公告）日: 2008-12-24
• 發(fā)明（設計）人: 藤原伸介;上村智喜;岡久拓司;上松康二;奧井學;西岡志行;橋本信
• 申請（專利權）人: 住友電氣工業(yè)株式會社
• 主分類號: H01L21/20
• 分類號: H01L21/20;C30B29/38;H01L29/201;H01L33/00
• 代理公司: 中原信達知識產(chǎn)權代理有限責任公司
• 代理人: 梁曉廣;陸錦華

1.一種Al_xGa_yIn_1-x-yN晶體基板(12)，其中，0≤x、0≤y并且x+y≤1，其具有面積為至少10cm²的主平面(12m)，其中

所述主平面(12m)具有位于距離所述主平面的外圍5mm內的外側區(qū)域(12w)，以及對應于除了所述外側區(qū)域之外的區(qū)域的內側區(qū)域(12n)，并且

所述內側區(qū)域(12n)具有至少1×10²cm^-2并且至多1×10⁶cm^-2的總位錯密度。

2.根據(jù)權利要求1的Al_xGa_yIn_1-x-yN晶體基板，其中所述總位錯密度為至少2×10²cm^-2并且至多1×10⁵cm^-2。

3.根據(jù)權利要求2的Al_xGa_yIn_1-x-yN晶體基板，其中所述總位錯密度中的螺旋位錯密度為至多1×10⁴cm^-2。

4.根據(jù)權利要求1的Al_xGa_yIn_1-x-yN晶體基板，其中所述總位錯密度中的螺旋位錯密度為至多1×10⁴cm^-2。

5.根據(jù)權利要求1的Al_xGa_yIn_1-x-yN晶體基板，其中所述基板(12)具有n型導電性并且具有至多1Ω·cm的電阻率。

6.根據(jù)權利要求1的Al_xGa_yIn_1-x-yN晶體基板，其中所述基板(12)的晶體生長是通過HVPE方法進行的。

7.一種半導體器件(40)，包括：Al_xGa_yIn_1-x-yN晶體基板(12)，其中0≤x、0≤y并且x+y≤1；以及形成在所述Al_xGa_yIn_1-x-yN晶體基板上的至少一層半導體層(41)，其中

所述基板(12)具有面積為至少10cm²的主平面(12m)，

所述主平面(12m)具有位于距離所述主平面的外圍5mm內的外側區(qū)域(12w)，以及對應于除了所述外側區(qū)域之外的區(qū)域的內側區(qū)域(12n)，并且

所述內側區(qū)域(12n)具有至少1×10²cm^-2并且至多1×10⁶cm^-2的總位錯密度。

8.根據(jù)權利要求7的半導體器件，其中所述總位錯密度為至少2×10²cm^-2并且至多1×10⁵cm^-2。

9.根據(jù)權利要求8的半導體器件，其中所述總位錯密度中的螺旋位錯密度為至多1×10⁴cm^-2。

10.根據(jù)權利要求7的半導體器件，其中所述總位錯密度中的螺旋位錯密度為至多1×10⁴cm^-2。

11.一種制造半導體器件的方法，包括步驟：制備Al_xGa_yIn_1-x-yN晶體基板(12)，其中0≤x、0≤y并且x+y≤1，以及在所述基板(12)上生長至少一層半導體層(41)，其中

所述基板(12)具有面積為至少10cm²的主平面(12m)，

所述主平面(12m)具有位于距離所述主平面的外圍5mm內的外側區(qū)域(12w)，以及對應于除了所述外側區(qū)域之外的區(qū)域的內側區(qū)域(12n)，并且

所述內側區(qū)域(12n)具有至少1×10²cm^-2并且至多1×10⁶cm^-2的總位錯密度。