[發明專利]用于生成時鐘信號的電路和方法

有效

• 申請號: 200680046381.0
• 申請日: 2006-12-06
• 公開（公告）號: CN101326716A
• 公開（公告）日: 2008-12-17
• 發明（設計）人: 羅伯特·施平德勒;羅蘭德·布蘭德爾;埃瓦爾德·貝格勒
• 申請（專利權）人: NXP股份有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13;H03L7/081;H04L7/033
• 代理公司: 北京天昊聯合知識產權代理有限公司
• 代理人: 陳源;張天舒

1.一種用于為采樣裝置(31)生成時鐘采樣信號(CLK)的電路(30)， 該電路包括：

-時鐘發生器(1、40、50、60)，用于生成多個時鐘信號(21-24、51-55、 61-64)，每個時鐘信號具有相同的循環周期(T)并且彼此具有相移；

-關聯裝置(L)，用于使數字信號(DS)的特征信號部分(LE)同所述 多個時鐘信號(21、22、23、24、51-55、61-64)相關聯，所述關聯裝置 (L)由鎖存電路、寄存器或者存儲器電路構成；以及

-選擇裝置(MX)，用于基于關聯裝置(L)所做的關聯為采樣裝置(31) 選擇所述時鐘信號(21、22、23、24、51-55、61-64)中的一個作為時鐘 采樣信號(CLK)以采樣數字信號(DS)，所述選擇裝置(MX)由多路復 用器構成，

其中，所述時鐘發生器(40、50)包括提供基準時鐘信號的振蕩器 (41、OS)，和用于基于所述基準時鐘信號生成所述多個時鐘信號(21-24、 51-55)的信號處理裝置(42-44、56-59)，以及

其中，所述關聯裝置(L)具有多個地址輸入端(LA1、LA2)，所述 關聯裝置(L)的所述多個地址輸入端(LA1、LA2)的狀態取決于所述多 個時鐘信號(21-24、51-55、61-64)中的連接至所述多個地址輸入端(LA1、 LA2)的時鐘信號(21、22)在給定時間點的值，所述給定時間點是所述 關聯裝置(L)檢測到所述數字信號(DS)的特征信號部分(LE)的時間點， 所述選擇裝置(MX)基于所述關聯裝置(L)的多個地址輸入端(LA1、 LA2)在所述給定時間點的狀態，選擇所述多個時鐘信號(21-24、51-55、 61-64)中的一個作為時鐘采樣信號(CLK)以采樣數字信號(DS)。

2.根據權利要求1的電路，其中所述數字信號(DS)的所述特征信 號部分是所述數字信號(DS)的上升沿(LE)、下降沿、最小值或最大值 中的一個。

3.根據權利要求1的電路，其中每個所述時鐘信號(21-24、51-55、 61-64)都具有特征部分，并且所述關聯裝置(L)確定至少一個所述特征 部分與所述數字信號(DS)的特征信號部分之間的時間差或者相位差。

4.根據權利要求3的電路，其中所述特征部分是所述時鐘信號 (21-24、51-55、61-64)中相應的一個的上升沿或下降沿。

5.根據權利要求3的電路，其中所述選擇裝置(MX)從所述多個時 鐘信號中選擇帶有由所述關聯裝置(L)確定的最小的時間差或相位差 的時鐘信號(21-24、51-55、61-64)作為所述時鐘采樣信號(CLK)。

6.根據權利要求1的電路，其中所述時鐘發生器包括帶有至少一 個時延裝置(2、3、66-69)的環形振蕩器(1、60)。