[發(fā)明專利]具有低時(shí)鐘偏移的串行通信接口

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200680046281.8
• 申請(qǐng)日: 2006-10-09
• 公開(kāi)（公告）號(hào): CN101326476A
• 公開(kāi)（公告）日: 2008-12-17
• 發(fā)明（設(shè)計(jì)）人: 海特金·約爾登斯
• 申請(qǐng)（專利權(quán)）人: NXP股份有限公司
• 主分類號(hào): G06F1/10
• 分類號(hào): G06F1/10
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 陳源;張?zhí)焓?/td>

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于集成電路的串行通信接口的通用領(lǐng)域。由 于在集成電路中接口的多通道合并，使通道之間的時(shí)鐘偏移最小化是 有益的。

背景技術(shù)

串行通信接口在集成電路設(shè)計(jì)領(lǐng)域是眾所周知的。串行接口的 物理層(PHY)通常包含鎖相環(huán)(PLL)和多個(gè)串行器-解串器(SerDes) 塊(每個(gè)通道一個(gè))。PLL從純凈的基準(zhǔn)(如晶體)產(chǎn)生高頻時(shí)鐘。 時(shí)鐘分發(fā)給每個(gè)SerDes塊，其使用時(shí)鐘來(lái)對(duì)到來(lái)的數(shù)據(jù)進(jìn)行恢復(fù)和 解串，并且把外發(fā)的數(shù)據(jù)串行化并傳輸。時(shí)鐘頻率總是非常高，通常 高于16Hz。例如PCI?Express通信接口要求2.5GHz的時(shí)鐘以傳輸每 通道2.5Gb/s的數(shù)據(jù)流。

對(duì)于PHY設(shè)計(jì)者來(lái)說(shuō)，問(wèn)題之一是如何把時(shí)鐘從PLL分發(fā)給 SerDes塊。由時(shí)鐘路徑選擇(clock?routing)添加的任何跳動(dòng)在PHY 的數(shù)據(jù)輸出端都是明顯的，并且大部分通信協(xié)議規(guī)格不能容忍太多的 跳動(dòng)。因此仔細(xì)地為PHY接口設(shè)計(jì)和構(gòu)建時(shí)鐘分發(fā)網(wǎng)絡(luò)是重要的。 在單通道PHY中的時(shí)鐘分發(fā)不是問(wèn)題。PLL和SerDes能夠非常 接近地布置在一起。即使是雙通道的配置也是相當(dāng)簡(jiǎn)單的，PLL能夠 布置在兩個(gè)SerDes塊之間。

當(dāng)設(shè)計(jì)兩個(gè)以上的通道時(shí)，時(shí)鐘分發(fā)和跳動(dòng)問(wèn)題易于發(fā)生。由 于集成電路上的通信端口變得更多，則要求設(shè)計(jì)者構(gòu)建帶有兩個(gè)以上 的通道的物理層，并且有時(shí)甚至超過(guò)四個(gè)通道。例如PCI?Express 規(guī)格允許多達(dá)32個(gè)每個(gè)運(yùn)行在2.5Gb/s的通道，并且通道之間的偏 移必須保持盡可能地低。更多的通道增加了在最小化時(shí)鐘偏移時(shí)分發(fā) 時(shí)鐘到所有通道的困難。

圖1示出設(shè)計(jì)為時(shí)鐘樹(shù)的傳統(tǒng)的PHY接口，其以連續(xù)的方式分 發(fā)時(shí)鐘信號(hào)到通道120a-120d。PLL?110的最佳位置是在中間，在它 的每一側(cè)有兩個(gè)通道。問(wèn)題是如何以最有效率的方式和最小的時(shí)鐘偏 移把時(shí)鐘分發(fā)到四個(gè)SerDes通道。圖1示出建立作為SerDes通道的 一部分的延遲線和順序地把時(shí)鐘傳到每個(gè)通道的傳統(tǒng)的解決方案。

這個(gè)設(shè)計(jì)的問(wèn)題是其在不同的通道之間造成時(shí)鐘偏移。SerDes 塊120b和120c接收早到的時(shí)鐘并且SerDes塊120a和120d接收由 在塊120b和120c中的緩沖器延遲的晚到的時(shí)鐘。這個(gè)緩沖器延遲可 能造成超過(guò)很多應(yīng)用的容限的時(shí)鐘偏移。

需要的是在確保通道之間的最小的時(shí)鐘偏移的情況下把時(shí)鐘信 號(hào)分發(fā)到多個(gè)SerDes通道的改善的技術(shù)。

發(fā)明內(nèi)容

本發(fā)明使用模塊化的技術(shù)在確保通道之間的最小時(shí)鐘偏移的情 況下來(lái)分發(fā)時(shí)鐘信號(hào)到一個(gè)或者多個(gè)通道。每個(gè)通道模塊連接到另一 個(gè)模塊以構(gòu)成多SerDes通道。提供幾個(gè)示范的實(shí)施例來(lái)說(shuō)明本發(fā)明。

用于集成電路的通信接口的示范實(shí)施例包含時(shí)鐘根電路，其配 置成接收時(shí)鐘基準(zhǔn)信號(hào)并且產(chǎn)生時(shí)鐘樹(shù)信號(hào)。第一通道電路連接到時(shí) 鐘根電路并且配置成接收時(shí)鐘樹(shù)信號(hào)和用于為第一接口電路選擇時(shí) 鐘信號(hào)的選擇信號(hào)。第二通道電路連接到第一通道電路并且配置成接 收時(shí)鐘樹(shù)信號(hào)和用于為第二接口電路選擇時(shí)鐘信號(hào)的選擇信號(hào)。

在一個(gè)實(shí)施例中，每個(gè)通道電路包含配置來(lái)接收時(shí)鐘樹(shù)信號(hào)的 緩沖器和配置來(lái)有選擇性地把時(shí)鐘樹(shù)信號(hào)發(fā)送到接口電路的復(fù)用器。

本發(fā)明的優(yōu)勢(shì)包括具有低時(shí)鐘偏移的通信接口的模塊化結(jié)構(gòu)。另 一個(gè)優(yōu)勢(shì)是本發(fā)明的模塊化方法允許設(shè)計(jì)者只用幾個(gè)結(jié)構(gòu)塊來(lái)構(gòu)建任 意數(shù)量的SerDes通道。之后通過(guò)級(jí)聯(lián)時(shí)鐘樹(shù)以非常小的通道間時(shí)鐘 偏移自動(dòng)地分發(fā)時(shí)鐘。

附圖說(shuō)明

參照下列的附圖來(lái)說(shuō)明本發(fā)明。

圖1示出傳統(tǒng)的串行接口。

圖2示出根據(jù)本發(fā)明的實(shí)施例的用于構(gòu)建串行接口的模塊化組 件。

圖3A-D示出根據(jù)本發(fā)明的實(shí)施例的使用模塊化組件的串行接 口。

圖4示出根據(jù)本發(fā)明的實(shí)施例的使用模塊化組件的串行接口。

具體實(shí)施方式

參照具體設(shè)備和實(shí)施例來(lái)說(shuō)明本發(fā)明。本領(lǐng)域所屬技術(shù)人員將看 出所進(jìn)行的說(shuō)明是為了展示和提供實(shí)施本發(fā)明的最好的模式。