[發(fā)明專利]具有存儲矩陣的電子電路有效
| 申請?zhí)枺?/td> | 200680045696.3 | 申請日： | 2006-12-04 |
| 公開（公告）號： | CN101322195A | 公開（公告）日： | 2008-12-10 |
| 發(fā)明（設(shè)計）人： | 尼古拉斯·蘭貝特;維克多·M·G·范阿赫特;皮埃爾·H·武爾萊;安德烈·米希里特斯基 | 申請（專利權(quán)）人： | NXP股份有限公司 |
| 主分類號： | G11C16/02 | 分類號： | G11C16/02;H01L27/105 |
| 代理公司： | 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 | 代理人： | 陳源;張?zhí)焓?/td> |
| 地址： | 荷蘭艾*** | 國省代碼： | 荷蘭;NL |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 存儲 矩陣 電子電路 | ||
1.一種具有存儲矩陣(60)的電子電路，所述存儲矩陣包括由存 儲單元(16)構(gòu)成的行和列，所述矩陣(60)包括：
-第一行導(dǎo)線(10)，用于每一行；
-第二行導(dǎo)線(12)，用于每一個行對，其中每個行對由兩個相鄰 的行構(gòu)成，每兩個相鄰的行之間布置一條第二行導(dǎo)線(12)，使得每個 存儲單元(16)屬于兩個行對；和
-列導(dǎo)線(14)，用于每一列，
其中每個所述的存儲單元(16)均包括：
-存取晶體管(160)，
-節(jié)點(diǎn)(166)，和
-第一和第二電阻存儲元件(162，164)，
其中所述存取晶體管(160)具有與所述存儲單元(16)的行 的第一行導(dǎo)線(10)耦接的控制電極、耦接在所述存儲元件(160) 的列的列導(dǎo)線(14)和所述節(jié)點(diǎn)(166)之間的主電流溝道，所述 第一和第二電阻存儲元件(162，164)分別被耦接在所述節(jié)點(diǎn)(166) 與所述存儲單元所屬的兩個行對的兩條第二行導(dǎo)線(12)之間， 其中，
-所述存取晶體管(160)被實(shí)現(xiàn)為垂直晶體管，
-所述主電流溝道(20)垂直于第一行導(dǎo)線(10)、第二行導(dǎo)線(12) 和列導(dǎo)線(14)而延伸，與第一行導(dǎo)線(10)交叉，從而所述第一行 導(dǎo)線用作所述存取晶體管(160)的柵極電極，
-所述列導(dǎo)線(14)和所述第二行導(dǎo)線(12)分別處于由至少兩 條第一行導(dǎo)線(10)所形成的平面的相對兩側(cè)的平面內(nèi)，包括電阻存 儲材料的一個區(qū)域或多個區(qū)域(22)處于所述主電流溝道(20)和所 述第二行導(dǎo)線(12)之間。
2.根據(jù)權(quán)利要求1所述的電子電路，其中所述列導(dǎo)線(14)包括 半導(dǎo)體襯底中相應(yīng)的平行摻雜區(qū)域，在該半導(dǎo)體襯底上沉積了所述電 路的剩余部分。
3.根據(jù)權(quán)利要求1所述的電子電路，其中，所述第二行導(dǎo)線(12) 包括半導(dǎo)體襯底中相應(yīng)的平行摻雜區(qū)域，在該半導(dǎo)體襯底上沉積了所 述電路的剩余部分。
4.根據(jù)權(quán)利要求1所述的電路，其包括在各個主電流溝道(20) 和包括電阻存儲材料的一個或多個區(qū)域(22)之間的中間導(dǎo)電區(qū)(32)， 該中間導(dǎo)電區(qū)(32)至少在列方向上比所述主電流溝道(20)寬。
5.根據(jù)權(quán)利要求1的電子電路，其包括被耦接至所述第一行導(dǎo)線 (10)和第二行導(dǎo)線(12)和所述列導(dǎo)線(14)的讀電路(64，62)， 該讀電路(64，62)用于通過以下方式對存儲單元(160)的行進(jìn)行讀 取：
-將選擇電壓電平驅(qū)動至所述行中的剩余行的第一行導(dǎo)線(10) 上；
-將彼此不同的第一和第二電壓分別驅(qū)動至所述行中的被選行的 彼此相對側(cè)上的全部第二行導(dǎo)線上；
-對流經(jīng)至少一根所述列導(dǎo)線(14)的電流進(jìn)行測量。
6.根據(jù)權(quán)利要求1所述的電子電路，其包括被耦接至所述第一行 導(dǎo)線(10)和第二行導(dǎo)線(12)和所述列導(dǎo)線(14)的寫電路(62， 64)，該寫電路(62，64)用于通過以下方式對存儲單元(160)的被 選行中的電阻存儲元件(162，164)進(jìn)行寫入：
-將選擇電壓電平驅(qū)動至所述被選行的第一行導(dǎo)線(10)上，并 且將非選擇電壓電平驅(qū)動至所述行中的剩余行的第一行導(dǎo)線(10)上；
-將彼此不同的第一和第二電壓分別驅(qū)動至與所述被選行中的存 儲單元(160)的第一和第二電阻存儲元件耦接的第二行導(dǎo)線(12)上；
-將基于數(shù)據(jù)的電壓驅(qū)動至所述列導(dǎo)線(14)。
7.根據(jù)權(quán)利要求1所述的電子電路，其包括與第一行導(dǎo)線(10) 和第二行導(dǎo)線(12)耦接的行選擇電路(62)，通過在與被選行中的存 儲單元(16)的第一和第二電阻存儲元件(162，164)耦接的第二行 導(dǎo)線(12)之間施加電壓差，該行選擇電路(62)從被選行中的存儲 單元的第一和第二電阻存儲元件(160)擦除信息。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于NXP股份有限公司，未經(jīng)NXP股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200680045696.3/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 在集成電路器件中求解線性矩陣
- 矩陣計算裝置、矩陣計算方法
- 一種數(shù)據(jù)聚類的方法、裝置及Spark大數(shù)據(jù)平臺
- 適用于黑白圖片的神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)方法以及訓(xùn)練方法
- 適用于灰度圖片的神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)方法以及訓(xùn)練方法
- 矩陣
- 矩陣/密鑰生成裝置、矩陣/密鑰生成系統(tǒng)、矩陣結(jié)合裝置、矩陣/密鑰生成方法、程序
- 矩陣運(yùn)算電路、矩陣運(yùn)算裝置及矩陣運(yùn)算方法
- 矩陣乘法計算方法和裝置
- 數(shù)據(jù)讀取方法、裝置、介質(zhì)和計算設(shè)備
