[發明專利]快速傅立葉變換電路

無效

• 申請號: 200680044056.0
• 申請日: 2006-11-16
• 公開（公告）號: CN101317172A
• 公開（公告）日: 2008-12-03
• 發明（設計）人: 宮野謙太郎;安倍克明;松岡昭彥
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: G06F17/14
• 分類號: G06F17/14;H04J11/00
• 代理公司: 北京市柳沈律師事務所
• 代理人: 邸萬奎

1.一種快速傅立葉變換電路，包括：

第一緩沖器，存儲2^N個數字信號，輸出被重新排序到位反轉的位置的數字信號，所述位反轉是使各個比特的排列順序反轉，所述N為自然數；

第二緩沖器，存儲2^M個數字信號，輸出被重新排序到位反轉的位置的數字信號，所述M為自然數，其中，M≤N；

第一快速傅立葉變換處理單元，對從所述第一緩沖器輸出的數字信號進行第一蝶形運算處理、以及對從所述第二緩沖器輸出的數字信號進行第二蝶形運算處理；

第二快速傅立葉變換處理單元，對所述第一蝶形運算處理后的數字信號進行蝶形運算處理；以及

第三快速傅立葉變換處理單元，對所述第二蝶形運算處理后的數字信號進行蝶形運算處理。

2.如權利要求1所述的快速傅立葉變換電路，其中，

所述第一快速傅立葉變換處理單元共用在所述第一蝶形運算處理和所述第二蝶形運算處理中使用的系數。

3.一種快速傅立葉變換電路，包括：

第一緩沖器，存儲2^N個數字信號，輸出被重新排序到位反轉的位置的數字信號，所述位反轉是使各個比特的排列順序反轉，所述N為自然數；

第二緩沖器，存儲2^M個數字信號，輸出被重新排序到位反轉的位置的數字信號，所述M為自然數，其中，M≤N；

第一快速傅立葉變換處理單元，對從所述第一緩沖器輸出的數字信號進行第一蝶形運算處理、以及對從所述第二緩沖器輸出的數字信號進行第二蝶形運算處理；

第二快速傅立葉變換處理單元，對所述第一蝶形運算處理后的數字信號進行第三蝶形運算處理、以及對所述第二蝶形運算處理后的數字信號進行第四蝶形運算處理；以及

第三快速傅立葉變換處理單元，對所述第三蝶形運算處理后的數字信號進行蝶形運算處理。

4.如權利要求3所述的快速傅立葉變換電路，其中，

所述第一快速傅立葉變換處理單元共用在所述第一蝶形運算處理和所述第二蝶形運算處理中使用的系數；

所述第二快速傅立葉變換處理單元共用在所述第三蝶形運算處理和所述第四蝶形運算處理中使用的系數。

5.如權利要求1所述的快速傅立葉變換電路，其中，

由所述第二快速傅立葉變換處理單元進行的蝶形運算處理是管道型。

6.如權利要求1所述的快速傅立葉變換電路，其中，

由所述第二快速傅立葉變換處理單元進行的蝶形運算處理是記憶基礎型。

7.如權利要求3所述的快速傅立葉變換電路，其中，

由所述第三快速傅立葉變換處理單元進行的蝶形運算處理是管道型。

8.如權利要求3所述的快速傅立葉變換電路，其中，

由所述第三快速傅立葉變換處理單元進行的蝶形運算處理是記憶基礎型。

9.如權利要求1或權利要求3所述的快速傅立葉變換電路，其中，

所述第一快速傅立葉變換處理單元具有開關，所述開關用于切換提供給所述第一蝶形運算處理和所述第二蝶形運算處理的緩沖器輸出，

切換所述開關，對從所述第一緩沖器和所述第二緩沖器中的任意一方的緩沖器輸出的數字信號，進行所述第一蝶形運算處理和所述第二蝶形運算處理。