[發明專利]疊層電容器

有效

• 申請號: 200680043046.5
• 申請日: 2006-11-01
• 公開（公告）號: CN101310348A
• 公開（公告）日: 2008-11-19
• 發明（設計）人: 高島寬和;上岡浩;高木義一
• 申請（專利權）人: 株式會社村田制作所
• 主分類號: H01G4/30
• 分類號: H01G4/30;H01G4/12
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 李香蘭

技術領域

本發明涉及一種疊層電容器，特別地，涉及一種在高頻電路中能夠恰 當適用的疊層電容器。

背景技術

在數GHz這樣的高頻區域中，作為在用于MPU(微處理器單元)等的 電源電路中使用的去耦電容器(decoupling?capacitor)，例如，已知有 如在特開平11-144996號公報(專利文獻1)中記載的那種結構的疊層電 容器。根據此疊層電容器，由于一面使其成為多端子構造，一面使相鄰的 端子極性相反，因此，縮短從正極向負極的電流的流程，使電流的流程多 樣，并且使電流的方向向著彼此相反方向進行磁通量的抵消，由此，實現 ESL(等效串聯電感)的降低。

但是，根據上述專利文獻1所述的疊層電容器，由于隨著ESL的下降， ESR(等效串聯電阻)也下降，所以，有在因外圍電路的電感引起諧振現 象時，容易導致電壓下降、振鈴(ringing)等衰減現象這樣的問題。

另一方面，根據特開2001-284170號公報(專利文獻2)中，提案有 對于在電容器本體的內部中設置用于形成靜電電容的內部電極的每一個 而言，通過使引出到電容器本體的表面且電連接到外部端子電極的引出部 的數量僅僅為1個，從而提高疊層電容器的ESR。

但是，根據專利文獻2所述的結構，雖然能夠提高ESR，但是伴隨于 此，ESL會變高，相比于專利文獻1所述的，存在高頻側的特性劣化，頻 帶變窄這樣的問題。

此外，在專利文獻1及2所述的結構中，為了使疊層電容器的諧振頻 率變化，就需要變更材料或內部電極設計，將靜電電容同程度地維持不變， 或在高頻側設定諧振頻率，或在低頻側設定諧振頻率是困難的。

專利文獻1：JP特開平11-144996號公報

專利文獻2：JP特開2001-284170號公報

發明內容

因此，本發明的目的在于，提供一種疊層電容器，在能夠一面實現低 ESL化、一面實現高ESR化的同時，容易使諧振頻率在高頻側或低頻側變 化。

本發明涉及的疊層電容器，包括電容器本體，其具有使用層疊了多個 介質層構成的疊層結構。在本發明中，為了解決上述的技術課題，疊層電 容器的特征在于結構如下。

即，疊層電容器所具備的電容器本體構成第一及第二電容器部。

第一電容器部含有至少1對第一及第二內部電極，它們隔著規定的介 質層彼此面對，以便形成靜電電容；第二電容器部含有至少1對第三及第 四內部電極，它們隔著規定的介質層彼此面對，以便形成靜電電容。

第一電容器部的諧振頻率比第二電容器部的諧振頻率高，此外，因第 二電容器部中所含有的1組第三及第四內部電極以及其間的介質層而產 生的每1層的等效串聯電阻比因第一電容器部中所含有的1組第一及第二 內部電極以及其間的介質層而產生的每1層的等效串聯電阻高。

而且，特征在于，就因第一電容器部中所含有的所有第一及第二內部 電極以及它們各個之間的介質層而產生的總等效串聯電阻，和因第二電容 器部中所含有的所有第三及第四內部電極以及它們各個之間的介質層而 產生的總等效串聯電阻之間的關系而言，在此發明的第一技術方案中，使 前者比后者低，在第二技術方案中，使后者比前者低。

發明效果

根據本發明涉及的疊層電容器，由于第一電容器部的諧振頻率比第二 電容器部的諧振頻率高，所以通過第一電容器部能夠實現低ESL化。另一 方面，由于第二電容器部的每1層的ESR比第一電容器部的每1層的ESR 高，所以通過第二電容器部能夠實現高ESR化。

根據這些事實，疊層電容器的特性成為復合了基于第一電容器部的低 ESL特性和基于第二電容器部的高ESR特性的特性，其結果能夠得到滿足 低ESL化及高ESR化兩方面的疊層電容器。

此外，第一電容器部及第二電容器部中諧振頻率不同，并且就因第一 電容器部產生的總SER，和因第二電容器部產生的總ESR之間的關系而言， 在本發明的第一技術方案中，由于前者比后者低，所以維持同程度的靜電 電容不變，能夠得到在高頻側使諧振頻率變化的特性，在第二技術方案中， 由于后者比前者低，所以維持同程度的靜電電容不變，能夠得到在低頻側 使諧振頻率變化的特性。

附圖說明

圖1是表示本發明的一實施方式的疊層電容器1的外觀立體圖。