[發明專利]在塊狀襯底上集成平面型與非平面型CMOS晶體管的工藝及用此工藝制作的器件

有效

• 申請號: 200680035521.4
• 申請日: 2006-09-26
• 公開（公告）號: CN101292346A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: J·卡瓦利羅斯;J·布拉斯克;B·多伊爾;U·沙;S·達塔;M·多奇;M·梅茨;R·仇
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/336;H01L29/10
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 曾祥夌;王忠忠

1.一種半導體器件，包括；

微處理器核，其進一步包括具有由塊狀半導體襯底上的相鄰絕緣區覆蓋 的側壁的第一有源區的平面型晶體管；

微處理器高速緩沖存儲器，其進一步包括具有在所述塊狀半導體襯底上 的相鄰絕緣區的頂面上延伸的側壁的第二有源區的第一多柵晶體管；

在所述第一有源區的頂面上的第一柵絕緣層和與所述第二有源區的所述 側壁的至少一部分相鄰的第二柵絕緣層；

在所述第一柵絕緣層上的第一柵電極和與所述第二柵絕緣層相鄰的第二 柵電極；以及

在所述第一柵電極的相對的兩側的第一對源/漏區和在所述第二柵電極 的相對的兩側的第二對源/漏區。

2.根據權利要求1所述的半導體器件，其中，所述第二柵絕緣層在所述 第二有源區的頂面上，而所述第二柵電極在所述第二柵絕緣層上。

3.根據權利要求1所述的半導體器件，還包括；

在所述塊狀半導體襯底上形成的、具有第二溝道寬度的第二多柵晶體管， 其中，所述第二溝道寬度不同于所述第一多柵晶體管的溝道寬度。

4.根據權利要求3所述的半導體器件，其中，所述第一多柵晶體管具有 第一柵耦合側壁高度，而所述第二多柵晶體管具有不同于所述第一柵耦合側壁 高度的第二柵耦合側壁高度。

5.一種形成平面型和非平面型晶體管的方法，包括如下步驟：

形成具有與塊狀半導體襯底上的第一絕緣區相鄰的側壁的第一有源區以 作為微處理器核的一部分；

形成具有與所述塊狀半導體襯底上的第二絕緣區相鄰的側壁的第二有源 區以作為微處理器SRAM的一部分；

通過使所述第二絕緣區的頂面凹陷第一凹陷量，露出所述第二有源區的所 述側壁的至少一部分；

在所述第一有源區的頂面上形成第一柵絕緣層；

形成與所述第二有源區的所述側壁的至少一部分相鄰的第二柵絕緣層；

在所述第一柵絕緣層上形成第一柵電極；

形成與所述第二柵絕緣層相鄰的第二柵電極；以及

在所述第一有源區和所述第二有源區中，在所述第一柵電極的相對的兩側 形成第一對源/漏區，并在所述第二柵電極的相對的兩側形成第二對源/漏區。

6.根據權利要求5所述的方法，其中，用包含氟化物離子的蝕刻劑使所 述第二絕緣區的所述頂面凹陷。

7.根據權利要求5所述的方法，其中，用各向異性蝕刻使所述第二絕緣 區的所述頂面凹陷。

8.根據權利要求5所述的方法，其中，還包括以光刻方式限定要被凹陷 的所述第二絕緣區。

9.根據權利要求5所述的方法，其中，在使所述第二絕緣區的所述頂面 凹陷前，在所述第一和所述第二有源區的頂面上形成犧牲氧化層。

10.根據權利要求5所述的方法，其中，形成所述第一和所述第二柵電極 的步驟包含取代柵工藝。

11.根據權利要求5所述的方法，還包括如下步驟：

形成具有與所述塊狀半導體襯底上的第三絕緣區相鄰的側壁的第三有源 區；

使所述第三絕緣區的頂面凹陷第二凹陷量，以露出所述第二有源區的所述 側壁的至少一部分，所述第二凹陷量不同于所述第一凹陷量；

形成與所述第三有源區的所述側壁的至少一部分相鄰的第三柵絕緣層；

形成與所述第三柵絕緣層相鄰的第三柵電極；以及

在所述第三柵電極的相對的兩側形成第三對源/漏區。