[發明專利]制造半導體器件的方法

有效

• 申請號: 200680032238.6
• 申請日: 2006-08-29
• 公開（公告）號: CN101258605A
• 公開（公告）日: 2008-09-03
• 發明（設計）人: 長谷卓
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/28;H01L21/336;H01L21/8238;H01L27/092;H01L29/423;H01L29/49
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 關兆輝;陸錦華

技術領域

本發明涉及制造半導體器件的方法，具體地說涉及制造包括高介電常數絕緣膜的半導體器件的方法，更具體地說涉及用于提高MOSFET(金屬絕緣體半導體場效應晶體管)的可靠性和產率的技術。

背景技術

在晶體管尺寸日益變小的CMOS(互補MOS)器件引線端的改進中，由于柵絕緣膜厚度降低而引起由多晶硅(poly-Si)構成的柵電極耗盡和柵極漏電流增大從而導致驅動電流惡化的問題。為了解決這些問題，已經研究了一種混合技術，其中使用金屬柵電極來防止電極耗盡并通過使用高介電常數材料用于柵絕緣膜以提高物理膜厚來減小柵極漏電流。

作為用于金屬柵電極的材料，已經研究了純金屬、金屬氮化物、硅化物材料等。然而，在任何一種情況下，都需要將n-型MOS晶體管(下文稱作“nMOS”)和p-型MOS晶體管(下文稱作“pMOS”)的閾值電壓(V_th)設置為合適的值。

為了在CMOS晶體管中實現小于或等于±0.5eV的V_th，nMOS中的柵電極需要由具有小于或等于Si的中間帶隙(4.6eV)，期望的是小于或等于4.4eV的功函數的材料構成。類似地，nMOS中的柵電極需要由具有大于或等于Si的中間帶隙(4.6eV)，期望的是大于或等于4.8eV的功函數的材料構成。

為了實現上述需要，提出了一種控制晶體管V_th值的方法，其分別使用具有相同金屬成分但包含不同雜質的硅化物電極作為nMOS和pMOS中的柵電極(雙金屬柵極技術)。例如，國際電子器件會議技術文摘2002年第246頁和國際電子器件會議技術文摘2003年第315頁公開了使用由SiO₂構成柵絕緣膜和Ni硅化物(P摻雜的NiSi和B摻雜的NiSi)構成柵電極的器件，其通過使用Ni將雜質注入其中的整個多晶硅電極(多晶硅電極)的硅化來獲得，其中該雜質例如是P和B。這些參考文獻將每個柵電極的有效功函數調節到最大0.5eV。所公開的技術特征在于可以在用于激活CMOS晶體管的源/漏擴散區中的雜質之后硅化多晶硅電極。由此獲得與現有技術的CMOS工藝具有高兼容性的優點。

而且，國際電子器件會議技術文摘2004年第91頁提出了一種控制晶體管V_th值的技術，其分別使用具有不同成分的Ni硅化物電極作為nMOS和pMOS中的柵電極。在該技術中，將NiSi₂電極或NiSi電極用于nMOS并將Ni₃Si電極用于pMOS，以便即使在HfSiON上也可以將有效功函數調節到最大0.4eV，其中HfSiON是高介電常數柵絕緣膜。這種技術提供了與現有技術的CMOS工藝高兼容性和可應用HfSiON柵絕緣膜的優點。

而且，已經研究了一種解決方案以便消除當半導體器件的柵極長度短時NiSi電極的成分無意地改變成富Ni成分的問題。在VLSI技術文摘2005年第72頁的討論會中描述的方法中，后來成為柵電極的多晶硅的一部分與Ni之間在低于或等于300℃(第一燒結工藝)的低溫下開始反應形成第一形式的Ni₂Si/poly-Si疊層結構。然后，去除未反應的Ni金屬，并在較高溫度下進行熱處理(第二燒結工藝)以便將與柵絕緣膜接觸的部分柵電極轉換成NiSi。在上述兩步燒結工藝中公開了全硅化電極制造技術。

在該技術中，調整第一燒結工藝中的溫度和時間以實現以下狀態，其中將Ni₂Si層21層疊在所剩的未反應的多晶硅柵極4的部分上(圖2(a))，Ni₂Si層21包括等于或大于將整個柵電極轉換成NiSi所需的相應Ni的數量的Ni。該技術的特征還在于Ni₂Si層21與所剩的多晶硅4之間在第二較高溫度的燒結工藝中開始反應從而將至少與柵絕緣膜接觸的部分轉換成了NiSi?15(圖2(b))。在上述工藝中，Ni₂Si膜的厚度被獨立于幾何圖形，例如柵極長度來確定，而是僅由第一燒結工藝中的溫度和時間來確定，以便能夠防止當柵極長度短時NiSi電極的成分無意地改變成富Ni成分的現象。

如上所述，全硅化金屬柵電極具有可控的有效功函數并與現有技術的CMOS工藝具有高兼容性，并且可應用在作為高介電常數絕緣膜的HfSiON上。全硅化金屬柵電極具有許多優點，其還使得能夠消除依賴于柵極長度的NiSi成分的不穩定性(NiSi成分從所期望的化學計量成分改變)。