[發明專利]用于修復半導體存儲器的設備和方法

有效

• 申請號: 200680032046.5
• 申請日: 2006-06-14
• 公開（公告）號: CN101253576A
• 公開（公告）日: 2008-08-27
• 發明（設計）人: 克里斯·G·馬丁;特洛伊·A·曼寧;布倫特·基斯
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C29/00
• 分類號: G11C29/00
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 王允方

1.一種修復包括多個存儲器區塊的存儲器裝置上的一存儲器單元序列的方法，其包含：

針對所述多個存儲器區塊的每一者在所述存儲器裝置上非易失性編程一可編程 元件群組以存儲指示相應的存儲器區塊中的至少一個缺陷存儲器單元的地址；

在所述多個存儲器區塊中的每一者中的高速緩沖存儲器中將針對所述相應的存 儲器區塊的所述地址易失性存儲作為指示所述至少一個缺陷存儲器單元的第一地 址；

當第一存儲器存取對應于所述第一地址時，在所述多個存儲器區塊的對應一者中 用至少一個冗余存儲器單元取代所述至少一個缺陷存儲器單元；以及

通過各條串行數據總線將相應于相關的存儲器區塊的地址信息從所述可編程元 件群組串行地發送到所述多個存儲器區塊中的相應的存儲器區塊，所述各條串行數 據總線與相應于所述相關的存儲器區塊的所述可編程元件群組中的相應反熔絲邏輯 塊耦接。

2.根據權利要求1所述的方法，其中所述非易失性編程包括編程反熔絲以存儲指示所 述至少一個缺陷存儲器單元的所述地址。

3.根據權利要求1所述的方法，其中易失性地在高速緩沖存儲器中存儲所述地址包括 將指示所述至少一個缺陷存儲器單元的所述地址分配給所述存儲器裝置上的與所述 多個存儲器區塊的每一者相關的所述高速緩沖存儲器。

4.根據權利要求3所述的方法，其中分配所述地址進一步包括將所述第一地址串行轉 發到所述相應的高速緩沖存儲器。

5.根據權利要求1所述的方法，其中易失性地在高速緩沖存儲器中存儲所述地址在所 述存儲器裝置啟動期間發生。

6.一種存儲器裝置修復電路，其包含：

多個反熔絲；

編程邏輯單元，其經配置以響應于對應于修復存儲器裝置上的一存儲器單元序列 的編程數據而非易失性編程所述多個反熔絲；

多個存儲器單元陣列；

在所述存儲器裝置上的多個易失性高速緩沖存儲器，其中每個易失性高速緩沖存 儲器與所述多個存儲器單元陣列的相應一者相聯系；

多條串行數據總線，其中所述多條串行數據總線的每一者與所述多個易失性高速 緩沖存儲器的相應一者耦接；以及

多個反熔絲邏輯塊，每一反熔絲邏輯塊與所述多條串行數據總線中的一者耦接并 且經配置以非易失性存儲指示所述多個存儲器單元陣列的相應的存儲器單元陣列中 的至少一個缺陷存儲器單元的地址、并進一步經配置以將指示所述至少一個缺陷存 儲器單元的所述地址通過與所述相應的高速緩沖存儲器耦接的串行數據總線分配給 與該存儲器單元陣列相關的易失性高速緩沖存儲器；其中每一反熔絲邏輯塊進一步 包括并行-串行電路，其經配置以將所述地址串行分配給所述相應的易失性高速緩沖 存儲器。

7.根據權利要求6所述的存儲器裝置修復電路，其中所述多個反熔絲邏輯塊進一步經 配置以在所述存儲器裝置啟動期間將所述地址分配給所述易失性高速緩沖存儲器。

8.一種存儲器裝置修復電路，其包含：

多個反熔絲；

編程邏輯單元，其經配置以響應于對應于修復存儲器裝置上的一序列存儲器單元 的編程數據而非易失性編程所述多個反熔絲；

第一反熔絲邏輯單元，其經配置以非易失性存儲指示第一存儲器單元陣列中的至 少一個缺陷存儲器單元的第一地址，所述第一反熔絲邏輯單元進一步經配置以將指 示所述至少一個缺陷存儲器單元的所述第一地址通過第一串行數據總線分配給所述 存儲器裝置上的第一易失性高速緩沖存儲器；以及

第二反熔絲邏輯單元，其經配置以非易失性存儲指示第二存儲器單元陣列中的至 少另一缺陷存儲器單元的第二地址，所述第二反熔絲邏輯單元進一步經配置以將指 示所述至少另一缺陷存儲器單元的所述第二地址通過第二串行數據總線分配給所述 存儲器裝置上的第二易失性高速緩沖存儲器，其中所述第一和第二反熔絲邏輯單元 經配置以分別將所述第一和第二地址分配給所述第一和第二存儲器單元陣列的各自 附近處的所述第一和第二易失性高速緩沖存儲器。