[發明專利]具有增強的容許過擦除的控制柵極方案的存儲器結構無效
| 申請號: | 200680031644.0 | 申請日: | 2006-06-13 |
| 公開(公告)號: | CN101253572A | 公開(公告)日: | 2008-08-27 |
| 發明(設計)人: | 妮克拉·泰萊科;維克托·恩古耶 | 申請(專利權)人: | 愛特梅爾公司 |
| 主分類號: | G11C11/34 | 分類號: | G11C11/34 |
| 代理公司: | 北京律盟知識產權代理有限責任公司 | 代理人: | 孟銳 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 增強 容許 擦除 控制 柵極 方案 存儲器 結構 | ||
技術領域
本發明涉及半導體存儲器,且特定來說涉及減小過擦除的存儲器單元的影響或容許過擦除的存儲器單元的非易失性或快閃存儲器。
背景技術
在快閃存儲器操作中,存儲器單元的邏輯狀態由存儲在電隔離的浮動柵極上的電子電荷操縱。執行感測操作以確定表示存儲的數據值的所存儲電荷的量。由于圍繞浮動柵極的能量障壁或氧化物層的固有性質,浮動柵極上存在的電荷隨著時間而保持,且所存儲電荷的量的精度是關鍵的,因此所表示的數據保持精確和可靠。對于多狀態或多數據位存儲器單元來說,精度也變得更加重要。
Fowler-Nordheim隧穿和溝道熱電子注射是用于擦除和/或編程快閃存儲器單元的方法。因為通常使用區塊擦除方案擦除大量存儲器單元,所以具有較快擦除速度的存儲器單元可能變為過擦除,而具有較慢擦除速度的存儲器單元可能未成功擦除。存在表示存儲器單元中不同存儲狀態的各種閾值電壓分布。針對正常擦除的存儲器單元的第一閾值電壓通常以零伏為中心或略高于零伏,且針對經編程存儲器單元的第二閾值電壓通常大約以2伏為中心或高于2伏。然而,針對過擦除的存儲器單元的閾值電壓通常以零伏以下為中心。當發生過擦除條件時,零伏不再在過擦除的存儲器單元的閾值電壓以下。如果沒有矯正存儲器單元的過擦除條件,那么過擦除的存儲器單元將在存儲器陣列的其它區域中引導泄漏電流,從而引起讀出放大器或位線故障以及其它操作錯誤。
在發生過擦除條件之后解決過擦除的存儲器單元問題的常用方法是使用擦除恢復程序。擦除恢復程序通常由存儲器控制器電路或微處理器執行,以矯正負閾值電壓移位。恢復程序將過擦除閾值電壓改變為正常擦除的閾值電壓。典型的程序利用以低電壓電平施加的編程脈沖,以對過擦除的存儲器單元進行部分編程并調整其負閾值電壓。實現可將過擦除的存儲器單元的負閾值電壓調整到恰好在所需的經擦除單元邊界內的有效部分編程脈沖需要非常高的精度。而且,實施擦除恢復程序引入了進入無限恢復和擦除循環的可能。
還設計替代方法來減少或消除可能的過擦除的存儲器單元。舉例來說,頒予Prall的題為“Flash?Memory?With?Overerase?Protection”的第6,442,066號美國專利減少了過擦除錯誤。然而,Prall必須在存儲器陣列的每一行中提供隔離晶體管。頒予Lee等人的題為“Flash?Memory?Array?Having?Maximum?And?Minimum?Threshold?VoltageDetection?For?Eliminating?Over?Erasure?Problem?And?Enhancing?Write?Operation”的第6,381,670號美國專利減少了過擦除錯誤,但必須向字線施加負電壓,從而影響了整行存儲器單元。Prall和Lee都僅選擇了存儲器陣列中的全部字線或一行存儲器單元,且無法隔離小于存儲器陣列中的一行的個別區或區域。
發明內容
本發明的示范性實施例提供一種減小或防止非易失性存儲器單元的過擦除的影響的方法和存儲器裝置。將多個非易失性存儲器單元布置成行和列的陣列。當讀取存儲器單元時,向至少一個目標存儲器單元施加讀取電壓,且還向與所述目標存儲器單元在同一行中的至少另一個選定存儲器單元施加低于過擦除的存儲器單元閾值電壓的負偏置電壓。
本發明的優點消除了對存儲器控制器或微控制器針對每一個過擦除的存儲器單元識別和運行恢復操作的需要,因此減少了存儲在微控制器中的指令的數目。另外,本發明改進了存儲器電路容許過擦除的存儲器單元的能力,允許施加具有較寬操作窗口的編程電壓,且提供較快的總擦除時間。而且,經編程存儲器單元與經擦除單元之間閾值電壓的較大分離提供了用于區分存儲器單元中所存儲狀態的增加的容限。
附圖說明
圖1是MONOS存儲器陣列的示范性電路圖。
圖2是可耦合到圖1中MONOS存儲器陣列的控制柵極邏輯電路的示范性框圖。
圖3是讀取圖1的目標存儲器單元的示范性流程圖。
具體實施方式
在示范性存儲器陣列中,許多非易失性存儲器單元布置成行和列的陣列。存儲器陣列包含耦合到一行中的存儲器單元柵極或耦合到與存儲器單元耦合的控制裝置的字線。
字線通常用于選擇存儲器陣列內的一行存儲器單元。位線通常耦合到列中存儲器單元的漏極或源極,且選擇性地耦合到讀出電路以確定存儲器單元中的存儲狀態。在字線或行結合位線或列的交叉位置處選定單一存儲器單元。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛特梅爾公司,未經愛特梅爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200680031644.0/2.html,轉載請聲明來源鉆瓜專利網。





