[發(fā)明專利]用于存儲多個數(shù)據(jù)的非易失性電學可改寫存儲器單元及其陣列

無效

• 申請?zhí)枺?/td>: 200680030438.8
• 申請日: 2006-04-13
• 公開（公告）號: CN101506981A
• 公開（公告）日: 2009-08-12
• 發(fā)明（設計）人: 游天風;高任維
• 申請（專利權）人: 納諾斯塔公司
• 主分類號: H01L27/112
• 分類號: H01L27/112
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本發(fā)明涉及邏輯柵結構，更具體而言涉及電學可擦除和可編程只讀存儲器(EEPROM)以及采用金屬氧化物半導體(MOS)浮置柵極結構的閃存EEPROM。

背景技術

電學可擦除和可編程的非易失性半導體裝置，例如閃存EEPROM，在本領域中是公知的。一種類型的閃存EEPROM采用金屬氧化物半導體(MOS)浮置柵極裝置。通常，電學電荷傳輸?shù)诫妼W隔離(浮置)的柵極以代表一個二進制狀態(tài)，而未帶電的柵極代表另一二進制狀態(tài)。浮置柵極通常置于彼此隔開的兩個區(qū)域(源極和漏極)上方及中間，并通過諸如薄氧化物層的薄絕緣層而與這些區(qū)域分隔。上覆柵極(overlying?gate)布置于浮置柵極上方，提供與該浮置柵極的電容性耦合，由此允許跨過薄絕緣層建立一電場。來自浮置柵極下方的溝道區(qū)的“載流子”隧穿通過該薄絕緣層進入浮置柵極，以使浮置柵極帶電。浮置柵極內電荷的存在指示浮置柵極的邏輯狀態(tài)，即，0或1。

可以使用多種方法擦除浮置柵極內的電荷。一種方法將接地電勢應用于兩個區(qū)域并將高正電壓應用于上覆柵極。該高正電壓通過福勒-諾德海姆(Fowler-Nordheim)隧穿機制在浮置柵極感應產生電荷載流子以隧穿通過分隔上覆柵極和浮置柵極的絕緣層而進入該上覆柵極。另一種方法應用正高電壓到源極區(qū)并將上覆柵極接地。跨過分隔源極區(qū)和浮置柵極的層的電場足以致使電子從浮置柵極隧穿進入源極區(qū)。

通常，一個控制柵極和一個浮置柵極形成一存儲器單元并僅存儲一個數(shù)據(jù)。因此，需要大量的存儲器單元來存儲大量數(shù)據(jù)。常規(guī)的存儲器單元面對的另一問題為微型化。縮減晶體管的尺度已經(jīng)使得更難以對浮置柵極裝置進行編程，并降低了浮置柵裝置保持電荷的能力。當上覆柵極無法感應足夠的電壓到浮置柵極上時，浮置柵極無法維持足夠的電荷用于有意義的讀出。因此，傳統(tǒng)的晶體管布局在微型化方面正在達到極限。

發(fā)明內容

在一個方面，本發(fā)明提供了一種電學可改寫存儲器裝置。該存儲器裝置包括半導體基板和半導體阱。該半導體基板摻雜有第一濃度的第一摻雜劑，且鄰近該半導體基板的一半導體阱摻雜有電學特性與該第一摻雜劑相反的第二摻雜劑。該半導體阱具有一頂側，兩個隔開的擴散區(qū)嵌在該頂側上。每個擴散區(qū)摻雜有第二濃度的第一摻雜劑，該第二濃度高于該第一濃度。該兩個擴散區(qū)包括第一擴散區(qū)和第二擴散區(qū)，且第一溝道區(qū)定義于該第一擴散區(qū)和該第二擴散區(qū)之間。該存儲器裝置還包括第一浮置柵極、第二浮置柵極和控制柵極。該第一浮置柵極布置為鄰近該第一擴散區(qū)，位于該第一溝道區(qū)上方并通過第一絕緣體區(qū)與該第一溝道區(qū)分隔。該第一浮置柵極具有第一高度，由導電材料制成并能夠存儲電學電荷。該第二浮置柵極布置為鄰近該第二擴散區(qū)，位于該第一溝道區(qū)上方并通過第二絕緣體區(qū)與該第一溝道區(qū)分隔。該第二浮置柵極具有第二高度，由導電材料制成并能夠存儲電學電荷。該控制柵極橫向地布置在該第一浮置柵極和該第二浮置柵極之間。該控制柵極通過第一垂直絕緣體層與該第一浮置柵極分隔，并通過第二垂直絕緣體層與該第二浮置柵極分隔。該控制柵極布置于該第一溝道區(qū)上方，并通過第三絕緣體區(qū)與該第一溝道區(qū)分隔。該控制柵極具有第三高度且由導電材料制成。

在另一方面，本發(fā)明提供了一種電學可改寫存儲器串。該存儲器串包括多個存儲器裝置，每個存儲器裝置具有能夠存儲多個數(shù)據(jù)的控制晶體管。該多個存儲器裝置具有第一端和第二端。第一選擇晶體管連接到該第一端，第二選擇晶體管連接到該第二端，且一連接器連接該第一選擇晶體管到位線。

在另一方面，本發(fā)明提供了一種電學可改寫非易失性存儲器陣列。該存儲器陣列包括多個存儲器串，每個存儲器串具有連接到該存儲器串內的第一選擇晶體管的漏極的第一連接器、連接到該第一選擇晶體管的柵極的第二連接器、連接到該存儲器串內的存儲器單元晶體管的柵極的第三連接器、以及連接到該存儲器串內的第二選擇晶體管的柵極的第四連接器。該多個存儲器串按照第一存儲器串內的第一選擇晶體管的漏極連接到鄰近的第二存儲器串內的第二選擇晶體管的源極的方式布置。該存儲器陣列還包括多條位線，其中每條位線連接到每個存儲器串的第一連接器；多條第一選擇線，其中每條第一選擇線連接到每個存儲器串的第二連接器；多條控制線，其中每條控制線連接到每個存儲器串的第三連接器；以及多條第二選擇線，其中每條第二選擇線連接到每個存儲器串的第四連接器。

在閱讀下文的附圖說明、具體實施方式以及權利要求之后，可以顯見本發(fā)明的其他優(yōu)點和特征。

附圖說明

圖1為本發(fā)明一個實施例的多個存儲器串的俯視平面圖。