[發(fā)明專利]I2C從設(shè)備中的多個(gè)I/O組的同時(shí)控制

有效

• 申請?zhí)枺?/td>: 200680023187.0
• 申請日: 2006-05-01
• 公開（公告）號: CN101208913A
• 公開（公告）日: 2008-06-25
• 發(fā)明（設(shè)計(jì)）人: 阿姆里塔·德什潘德;阿爾瑪·安德森;讓－馬克·伊拉扎巴爾;斯蒂芬·布洛佐斯;保羅·博加德斯
• 申請（專利權(quán)）人: 皇家飛利浦電子股份有限公司
• 主分類號: H04L12/40
• 分類號: H04L12/40;G06F13/42
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 朱進(jìn)桂

技術(shù)領(lǐng)域

本發(fā)明概括而言涉及通信設(shè)備和方法，并具體涉及使用相同邏輯值對I2C從設(shè)備中的多個(gè)I/O組同時(shí)進(jìn)行編程的方法和裝置。

背景技術(shù)

菲利浦公司開發(fā)的集成電路間(I2C)總線允許集成電路通過簡單的雙向2線總線(正電源和地)彼此直接通信。設(shè)備與總線上兩個(gè)線中的每一個(gè)連接，一個(gè)是用于數(shù)據(jù)通信的串行數(shù)據(jù)線(SDA)，另一個(gè)是用于設(shè)備間數(shù)據(jù)通信的控制和同步的串行時(shí)鐘線(SCL)。每個(gè)設(shè)備與其他設(shè)備中的每一個(gè)并行連接，每一條總線，SDA和SCL，用作總線上所有線的線與(wired-AND)。將每個(gè)設(shè)備的輸出配置為集電極開路/漏極開路設(shè)備，并且當(dāng)總線處于靜止?fàn)顟B(tài)時(shí)，一個(gè)或多個(gè)上拉電阻器保持總線上的‘軟’邏輯高值。當(dāng)設(shè)備需要訪問總線時(shí)，通過導(dǎo)通狀態(tài)下位于地電勢的集電極開路/漏極開路設(shè)備，設(shè)備將總線拉至邏輯低值。

與I2C總線連接的每個(gè)設(shè)備可由地址來識別，并且可作為發(fā)送方或接收方、或作為兩者而操作。使用主-從通信協(xié)議實(shí)現(xiàn)數(shù)據(jù)傳送。主設(shè)備是啟動數(shù)據(jù)傳送并產(chǎn)生允許該傳送的時(shí)鐘信號的設(shè)備；被尋址的任何設(shè)備為該傳送的從設(shè)備。可通過主設(shè)備啟動數(shù)據(jù)傳送，將數(shù)據(jù)發(fā)送到從設(shè)備(此處稱作寫)，或者向從設(shè)備請求數(shù)據(jù)(此處稱作讀)。例如，諸如顯示屏的輸出設(shè)備通常不能啟動數(shù)據(jù)傳送，因而將其配置成僅以從設(shè)備而操作。另一方面，微處理器通常被配置成根據(jù)情況需要而作為主設(shè)備或從設(shè)備而操作。

在靜止?fàn)顟B(tài)下，SDA和SCL總線都處于邏輯高狀態(tài)(此處稱作高，或邏輯狀態(tài)1)。主設(shè)備通過斷言(assert)SDA線上轉(zhuǎn)變成邏輯低狀態(tài)(此處稱作低，或邏輯狀態(tài)0)來啟動數(shù)據(jù)傳送，同時(shí)SCL線為高；將其稱作START條件。之后，主設(shè)備來回切換(toggle)SCL線，以控制數(shù)據(jù)傳送的同步；當(dāng)SCL時(shí)鐘為低時(shí)，SDA線上發(fā)生數(shù)據(jù)值的改變，并且只有當(dāng)SCL時(shí)鐘為高時(shí)才認(rèn)為SDA線的狀態(tài)有效。

可斷言多個(gè)START，以實(shí)現(xiàn)同一傳送對話期內(nèi)的一系列數(shù)據(jù)傳送。通常，每次數(shù)據(jù)傳送都需要來自被尋址的數(shù)據(jù)傳送接收方的應(yīng)答。為了終止該數(shù)據(jù)傳送，當(dāng)SCL時(shí)鐘為高時(shí)，主機(jī)斷言SDA線上的由低到高的轉(zhuǎn)變；將其稱作STOP條件。之后，任何設(shè)備都可以作為主設(shè)備，通過斷言使SDA線上發(fā)生低到高的轉(zhuǎn)換來控制總線，如上所述。注意，為了易于描述，此處所使用的術(shù)語“斷言”用于實(shí)現(xiàn)或試圖實(shí)現(xiàn)特定的邏輯狀態(tài)。在轉(zhuǎn)變到邏輯高狀態(tài)的示例中，通常通過斷言設(shè)備將總線從強(qiáng)制下拉狀態(tài)中釋放而提供。斷言邏輯高狀態(tài)允許總線上的上述上拉設(shè)備使總線處于邏輯高狀態(tài)，除非另一設(shè)備也迫使下拉狀態(tài)。

I2C數(shù)據(jù)傳送的一般格式包括構(gòu)成I2C總線的SDA線和SCL線上的信號。START條件(S)對應(yīng)于：當(dāng)SCL線為高時(shí)，SDA線上的信號從高到低的轉(zhuǎn)變。在START之后，主機(jī)發(fā)送額定為7位的地址，之后發(fā)送讀/寫非(read/write-not)指示符。在發(fā)送地址和數(shù)據(jù)傳送方向(R/W-)之后，主機(jī)釋放SDA線，允許其升高到邏輯高電平。如果從設(shè)備識別出其地址，則從設(shè)備通過將總線拉低而發(fā)送應(yīng)答信號(ACK)。因此，主機(jī)釋放SDA線時(shí)不存在低信號表示未應(yīng)答(NAK)。如果通過SDA上的低電平使地址得到應(yīng)答，則發(fā)送設(shè)備發(fā)送數(shù)據(jù)。如果數(shù)據(jù)傳送的方向相對于主機(jī)是“讀”，則從設(shè)備為發(fā)送設(shè)備；如果該方向相對于主機(jī)是“寫”，則主設(shè)備為發(fā)送設(shè)備。發(fā)送設(shè)備釋放對SDA線的控制，接收設(shè)備通過斷言SDA線上的邏輯低值而對數(shù)據(jù)接收進(jìn)行應(yīng)答。如果數(shù)據(jù)得到應(yīng)答，則發(fā)送法發(fā)送附加的數(shù)據(jù)。持續(xù)這一過程直到全部數(shù)據(jù)都得到傳輸，或者直至所傳輸?shù)臄?shù)據(jù)項(xiàng)沒有得到應(yīng)答為止。隨后，主設(shè)備可重新斷言START信號，并重復(fù)上述過程，或者可斷言STOP信號(P)，終止這個(gè)數(shù)據(jù)傳送對話。