[發明專利]用于執行自適應相位均衡的系統和方法

有效

• 申請號: 200680023163.5
• 申請日: 2006-06-29
• 公開（公告）號: CN101228751A
• 公開（公告）日: 2008-07-23
• 發明（設計）人: T·洛歐;M·科恩
• 申請（專利權）人: 英特爾公司
• 主分類號: H04L25/02
• 分類號: H04L25/02;G06F1/04
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳斌

技術領域

本發明的至少部分實施例涉及用于抑制數據線上噪聲的均衡電路。

背景

緩沖電路(例如，輸入/輸出(I/O)緩沖器)廣泛地用于幫助從系統內一個組件到另一組件的數據傳輸。例如，微處理器可以使用緩沖器(驅動器)經由總線向其他組件(諸如，存儲器或芯片組)發送數據并從中接收數據。

總線緩沖器的性能通常以將時鐘信號應用于緩沖器輸入的時間和在緩沖器輸出處提供有效數據的時間之間的延遲量為特征。這一延遲時間被稱為從時鐘到輸出的時間，或TCO。一般說來，如果TCO太長，系統操作頻率將會被降低以允許該輸出到達總線的接收端的時間。另一方面，如果延遲太短，輸出可能會過快地到達。因此就必須控制TCO的變化以保持在兩界限之間，即在TCO窗口內。

TCO窗口的大小會受到噪聲的存在，特別是碼間干擾(ISI)的限制。隨著許多微處理器系統的前端總線速度的加快，用于總線的定時容限就有所降低。由此導致的ISI積累(ISI?build-up)會引起隨著不同數據位模式變化的外部信號的占空因數失配。所導致的失配會限制TCO窗口并由此大幅劣化系統性能。

附圖簡述

圖1是示出了根據本發明一個實施例的相位均衡電路的圖示。

圖2是示出了包括在相位均衡電路內的本地查找表的一個可能實現的圖示。

圖3是示出了用于相位均衡電路的模式檢測器的圖示。

圖4是示出了包括在相位均衡電路內的發送時鐘偏移電路的一個可能實現的圖示。

圖5是示出了用于圖1所示邊帶引腳的相位均衡電路的圖示。

圖6A是示出了用于捕獲圖5相位均衡電路的建立定時要求的一類電路的圖示；而圖6B是示出了用于捕獲該建立定時要求的定時波形的圖示。

圖7是示出了用于邊帶引腳的相位均衡電路的更為詳盡視圖的圖示。

圖8是示出了包括在邊帶引腳均衡電路內的TCO中心調整邏輯電路的一個可能實現的圖示。

圖9是示出了用于接收模式的邊帶引腳均衡電路的一實現的圖示。

圖10A是示出了包括在一種根據本發明一個實施例來執行相位均衡的方法中的各框的流程圖；圖10B是示出了用于在例如可與數據總線線路相對應的信號線上檢測位模式的各框的流程圖；圖10C是示出了用于獲取圖10A中相移值的各框的流程圖；而圖10D是示出了可用于更新存儲在圖10C中提及的本地查找表內的相移值的各框的流程圖。

圖11是可以包括相位均衡電路和邊帶均衡電路的任何一個或多個實施例的處理系統的圖示。

詳細描述

圖1示出了在組件總線2和諸如但不限于微處理器系統的電路的一個或多個集成電路之間傳輸數據的輸入/輸出(I/O)緩沖器1。該總線可以是具有體效應收發器邏輯(GTL)引腳的前端總線，該總線的一端耦合至微處理器而另一端則耦合至供應或接收數據的核心電路。也可使用其他總線。I/O緩沖器可以耦合至該總線的兩端或僅耦合至一端。

緩沖器1包括多個均衡電路5_a-5_n，它們各自與總線2的多條線中的相應一條相耦合。各均衡電路執行處理操作(例如，自適應相位均衡)，即共同地控制在總線上傳輸并接收自該總線的數據的定時。為了說明而示出了一個均衡電路的結構，但應該連接其他均衡電路也具有相同或類似的結構。在其它各實施例中，均衡電路可以有所不同。

每個相位均衡電路包括出站多路復用器鎖存14和發送時鐘偏移定時電路13。由該總線接收或用于在該總線上傳輸的來自核心或其他地方的數據從鎖存通過模擬驅動器電路18發送給多個外部引腳或焊墊中的相應的一個。鎖存受時鐘信號的控制，該時鐘信號例如可以來源于延遲鎖定環電路20。時鐘信號決定數據何時被發送通過鎖存。可以提供補償延遲線25來控制時鐘信號邊沿的定時，從而控制從鎖存輸出的數據。通過控制這一邊沿的定時，就能以一種抑制的噪聲的方式時移數據，其中該噪聲包括但不限于碼間干擾(ISI)。

根據一個實施例，每個均衡電路5_a-5_n使用模式檢測器和本地查找表11來控制引腳(或數據位)中的相應的一個的時移，而該模式檢測器和本地查找表11則一前一后地與發送時鐘偏移定時電路相耦合。模式檢測器檢測數據內的位模式，而本地查找表則存儲用于控制來自電路13的時鐘偏移信號的生成的信息。而該時鐘偏移信號又控制總線上的數據傳輸定時。電路11至14共同地向位數據應用相位均衡，該位數據對會引起碼間干擾的實時占空因數失配進行自適應地補償。