[發(fā)明專利]無擴散結(jié)的非易失性存儲器單元

無效

• 申請?zhí)枺?/td>: 200680019982.2
• 申請日: 2006-06-02
• 公開（公告）號: CN101189722A
• 公開（公告）日: 2008-05-28
• 發(fā)明（設計）人: 安德烈·米赫內(nèi)亞;貝赫納姆·莫拉迪;有留誠一;李迪;魯?shù)峡?保羅
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247;G11C16/04
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司
• 代理人: 王允方

技術領域

本發(fā)明大體上涉及存儲器裝置，且明確地說，本發(fā)明涉及非易失性存儲器裝置。

背景技術

存儲器裝置通常被提供作為計算機或其它電子裝置中的內(nèi)部半導體集成電路。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、同步動態(tài)隨機存取存儲器(SDRAM)、動態(tài)隨機存取存儲器(DRAM)和快閃存儲器。

快閃存儲器裝置已發(fā)展成為用于廣泛的電子應用的非易失性存儲器的普遍來源。快閃存儲器裝置通常使用允許高存儲器密度、高可靠性和低功率消耗的單晶體管存儲器單元。快閃存儲器的一般用途包含個人計算機、個人數(shù)字助理(PDA)、數(shù)碼相機和蜂窩式電話。例如基本輸入/輸出系統(tǒng)(BIOS)的程序代碼和系統(tǒng)數(shù)據(jù)通常存儲在快閃存儲器裝置中以供在個人計算機系統(tǒng)中使用。

隨著計算機變小且其性能增加，計算機存儲器也已經(jīng)經(jīng)歷了相應的尺寸縮減和性能增加。然而，快閃存儲器裝置至少部分由于通常所需的高編程電壓的緣故而在可縮放性方面面臨挑戰(zhàn)。另外，由于所需的用于接觸件和其它存儲器電路的占用面積的緣故，存儲器裝置的密度也受到限制。

出于上文陳述的原因，且出于所屬領域的技術人員在閱讀并理解本說明書之后將了解的下文陳述的其它原因，此項技術中需要一種更加可縮放、更高密度的非易失性存儲器裝置。

發(fā)明內(nèi)容

本發(fā)明解決了可縮放存儲器的上文提到的問題和其它問題，且通過閱讀和學習以下說明書將理解所述問題。

本發(fā)明實施例涵蓋制造在襯底上的存儲器裝置。多個存儲器單元堆疊形成在襯底上。每個存儲器單元堆疊僅通過由每個堆疊產(chǎn)生的電場而耦合到鄰近的存儲器單元堆疊。

在一個實施例中，所述襯底包括p型硅，其中n層植入在頂部附近。存儲器單元制造在n層上。存儲器單元堆疊可包括隧道電介質(zhì)、浮動柵極、柵極電介質(zhì)和控制柵極。

本發(fā)明的另外的實施例包含具有不同范圍的方法和設備。

附圖說明

圖1展示典型的現(xiàn)有技術快閃存儲器裝置的橫截面圖。

圖2展示本發(fā)明的浮動柵極存儲器裝置的一個實施例的橫截面圖。

圖3展示本發(fā)明的NAND快閃存儲器陣列結(jié)構的一個實施例的簡化圖。

圖4展示根據(jù)圖2的實施例的計算機模擬的結(jié)果。

圖5展示根據(jù)圖2的實施例的計算機模擬的結(jié)果。

圖6展示根據(jù)圖2的實施例的計算機模擬的結(jié)果。

圖7展示本發(fā)明的電子系統(tǒng)的一個實施例的框圖。

圖8展示本發(fā)明的浮動柵極存儲器裝置的一個實施例的橫截面圖的替代實施例。

具體實施方式

在本發(fā)明的以下具體實施方式中，參看附圖，附圖形成本發(fā)明的一部分且其中通過說明的方式展示可實施本發(fā)明的具體實施例。附圖中，若干視圖中所有相同標號描述大體上類似的組件。充分詳細地描述這些實施例以使所屬領域的技術人員能夠?qū)嵤┍景l(fā)明。在不脫離本發(fā)明范圍的情況下，可利用其它實施例且可作出結(jié)構、邏輯和電氣方面的改變。因此，以下具體實施方式不應在限制性意義上理解，且本發(fā)明的范圍僅由所附權利要求書及其等效物界定。以下描述內(nèi)容中使用的術語“晶片”或“襯底”包含任何基底半導體結(jié)構。兩者均應理解為包含藍寶石上硅(SOS)技術、絕緣體上硅(SOI)技術、薄膜晶體管(TFT)技術、摻雜和未摻雜半導體、由基底半導體結(jié)構支撐的硅的外延層，以及所屬領域的技術人員眾所周知的其它半導體結(jié)構。此外，以下描述內(nèi)容中當引用晶片或襯底時，可能已利用先前工藝步驟在基底半導體結(jié)構中形成區(qū)/結(jié)，且術語晶片或襯底包含含有此類區(qū)/結(jié)的下伏層。

圖1說明典型的現(xiàn)有技術NAND快閃存儲器單元109-112串聯(lián)串的一個實施例的橫截面圖。襯底100(例如，p型硅)植入有充當晶體管109-112的源極和漏極區(qū)的n+擴散區(qū)101-104。每個區(qū)109-112的實際功能取決于串聯(lián)串的操作方向。

每個存儲器單元109-112包括為所述單元存儲電荷的浮動柵極121。浮動柵極121形成在隧道介電層119上并大致位于一對源極/漏極擴散區(qū)域101-104之間。

柵極介電層122形成在浮動柵極121上以將控制柵極120與浮動柵極121隔離。浮動柵極121和控制柵極120可包括硅材料，且柵極介電層122是多晶硅層間電介質(zhì)(interpoly?dielectric)。

圖2說明無擴散區(qū)域的本發(fā)明的快閃存儲器單元的串聯(lián)串的一部分的一個實施例的橫截面圖。本發(fā)明的存儲器單元堆疊209-212通過由每個浮動柵極在襯底中產(chǎn)生的重疊電場250而串聯(lián)耦合。