[發明專利]用于基于關鍵路徑的分析的性能監視體系結構的增強

無效

• 申請號: 200680019059.9
• 申請日: 2006-06-01
• 公開（公告）號: CN101427223A
• 公開（公告）日: 2009-05-06
• 發明（設計）人: C·紐伯恩
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/34
• 分類號: G06F11/34
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 曾祥夌;王小衡

技術領域

本發明涉及計算機系統領域，具體來說涉及微體系結構的性能 監視和調整。

背景技術

性能分析是表征、調試和調整微體系結構設計、查找和修正硬 件和軟件中的性能瓶頸以及定位可避免的性能問題的基礎。隨著計 算機業的發展，分析微體系結構并基于該分析來對微體系結構進行 更改的能力變得更加復雜且重要。

除了提供盡可能最佳的平臺外，常常通過調整應用程序以使之 在該平臺上以最佳表現運行來實現最佳性能。在識別性能瓶頸、找 出如何通過更好的代碼生成來避免它們以及確認性能的提升等方面 都有大量投入。性能監視器是該分析中的一個關鍵組件。性能監視 比硅前(pre-silicon)模擬提供更大量的性能數據，并且已經被用于 調整微體系結構設計以提升諸如存儲轉發等方面的性能。在推動硅 更改時，準確地知道性能問題發生的頻度和從改進微體系結構的該 部分獲得的多大獲益是必不可少的要素。

在過去，串行執行機器的性能監視相對是直接的，因為跟蹤串 行性能瓶頸遠比檢測并行亂序執行期間的性能極限容易得多。典型 性能分析按如下方式將工作負荷的CPI(每個指令的時鐘數)分解成 各個組成部分：1)硬件中的計數性能事件，2)估算每個事件對程 序的關鍵路徑的相對貢獻，以及3)將對工作負荷的性能瓶頸產生貢 獻的各個組成部分組合成總細分。估算單個微體系結構原因的每個 實例成本對于亂序且高度推測的機器來說是困難的，其中有要涵蓋 許多停止成本的大部分的足夠推測且流水線并行性。目前，已經采 用專用方法來估算事件的每個實例影響，并且這些估算的精確度和 變化常常是未知的。

例如，圖1圖示單問題機器中指令101-107的提取、執行和引 退(retirement)的示例。指令102具有分支誤預測110，它使指令103 的提取延遲，并顯著地在指令102之后推出(pushout)指令103的引退。 指令104具有第一級高速緩存未命中120，它進一步地推出指令105 的引退。但是指令104的引退推出125被指令105的第二級高速緩 存未命中130矮化(dwarfed)，它具有如此長的等待時間，以致于指 令106中的分支誤預測135對它的引退時間沒有任何影響。正如圖1 所列舉的，不管能夠實現亂序高度推測并行執行的處理器中有全面 的性能監視，即使在單個問題機器中，測量引退推出時也存在無法 理解的復雜性。

附圖說明

附圖以舉例方式而無意作為限制圖示了本發明。

圖1圖示單個問題機器中多個操作的提取、執行和引退的實施 例。

圖2圖示一種處理器的實施例，該處理器包括第一性能監視模 塊和第二微體系結構調整模塊。

圖3圖示圖2的特定實施例。

圖4圖示一種處理器的實施例，該處理器包括用于以靜態或動 態方式重新編譯軟件的模塊。

圖5圖示一種系統的實施例，該系統包括具有用于監視處理器 的性能和調整處理器的微體系結構的模塊的處理器。

圖6a圖示用于監視性能并基于性能來調整微處理器的流程圖的 實施例。

圖6b圖示圖6a的特定實施例。

圖6c圖示用于監視性能并調整微處理器的另一個實施例。

圖7圖示用于在特定事件發生時測量引退推出的實施例。

具體實施方式

在下文描述中，提出了例如特定體系結構、這些體系結構內的 功能部件、調整機制和系統配置的大量特定細節以便提供對本發明 的透徹理解。但是，對于本領域技術人員顯見的是，無需采用這些 特定細節也能實施本發明。在一些其他情況中，沒有對例如公知的 邏輯設計、軟件編譯器、軟件重新配置技術和處理器去功能部件 (processor?defeaturing)技術等的公知組件或方法進行詳細描述，以 便避免不必要地妨礙了對本發明的理解。

性能監視

圖2圖示一種處理器205的實施例，該處理器205具有性能監 視模塊210和調整模塊215。處理器205可以是用于執行代碼和/或 對數據進行操作的任何部件。作為特定實例，處理器205能夠實現 并行執行。在另一個實施例中，處理器205能夠實現亂序執行。處 理器205還可以實現分支預測和推測執行，以及實現其他公知的處 理單元和方法。