[發明專利]用于混合取向襯底的改進非晶化/模板化再結晶方法無效
| 申請號: | 200680016794.4 | 申請日: | 2006-05-18 |
| 公開(公告)號: | CN101176195A | 公開(公告)日: | 2008-05-07 |
| 發明(設計)人: | 凱斯·E.·弗格爾;凱瑟琳·L.·薩恩格爾;宋均鏞;尹海洲 | 申請(專利權)人: | 國際商業機器公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/8236;H01L21/76 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 | 代理人: | 秦晨 |
| 地址: | 美國*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 混合 取向 襯底 改進 非晶化 模板 再結晶 方法 | ||
技術領域
0001】本發明涉及晶體襯底結構,如高性能互補金屬氧化物半導體(CMOS)電路,其中通過利用p溝道場效應晶體管(pFET)和n溝道場效益晶體管(nFET)的不同半導體表面取向增強載流子遷移率。更具體地,本發明涉及改進的非晶化/模板化(amorphization/templated)再結晶技術,其用于制造包括具有不同表面晶體取向的半導體的平面混合(hybrid)取向襯底結構。
背景技術
0002】半導體器件技術日漸依靠特殊半導體襯底來改善互補金屬氧化物半導體(CMOS)電路中n溝道MOSFET(nFET)和p溝道MOSFET(pFET)的性能。例如,載流子遷移率對硅取向的強依賴關系導致了對混合取向的硅襯底的興趣增加,其中nFET是在(100)取向的硅(電子遷移率較高的取向)中形成的,pFET是在(110)取向的硅(空穴遷移率較高的取向)中形成的,如M.Yang等人在“在具有不同晶體取向的混合襯底上制造的高性能CMOS”,IEDM?2003Paper?18.7中描述的那樣。
0003】用于制造混合取向襯底,如在美國公開No.20050116291A1(2005年6月2日)中所揭示襯底的非晶化/模板化再結晶(ATR)方法通常從第一半導體層開始,該第一半導體層具有直接接合到第二半導體層的第一取向,該第二半導體層具有不同于第一層的第二取向。所選第一半導體層的區域是通過離子注入非晶化的,且然后用第二半導體層作為晶體模板再結晶到第二半導體層取向。
0004】圖1A-1D示出美國公開No.20050116291A1“頂部非晶化/底部模板”的ATR方法形式,其用于形成塊體混合取向Si襯底。在該形式的ATR中,被非晶化的第一半導體層在頂部,而用作模板的第二半導體層在底部。特別地,圖1A示出起始襯底10,其包括具有第一晶體取向的頂部硅層20,具有與第一晶體取向不同的第二晶體取向的底部硅層或襯底30,和在它們之間的接合界面40。圖1B示出形成填充電介質填充的淺溝槽隔離(STI)區50后的圖1A中襯底(示為10’)。頂部硅層20的所選區然后經非晶化離子注入60從而產生一個或多個非晶化區70,如圖1C所示。非晶化離子注入60通常以硅或鍺離子執行。非晶化區70跨越上部硅層20的整個厚度,且延伸到較低的硅層30。然后使用較低硅層30作為模板,非晶化區70再結晶為第二晶體取向,從而產生(理想化的)平面混合取向襯底80,其具有再結晶的、改變取向的硅區90。在該例子中,硅區30和90的取向可具有(100)取向,而硅區20可具有(110)取向。
0005】與圖1D所示的理想結果對比,圖1C的結構中非晶化硅區70的再結晶通常導致圖2A的結構,其帶有射程末端缺陷(end-of-range?defect)97和棱角缺陷99。射程末端缺陷已經深入研究并已經在,例如J.P.de?Souza和D.K.Sadana編寫的半導體手冊:材料,特性和制備,卷3b,p.2033中報告,該手冊由Mahajan(NorthHolland,1994)編輯,而棱角缺陷(corner?defect)已經在之前由N.Durbure和K.S.Jones在“氧化溝槽對離子注入硅中缺陷形成和演化的影響”,“Mat.Res.Soc.Symp.Proc.810?C4.19(2004)中描述。在ATR后保留的射程末端缺陷97可通過作為再結晶工藝的一部分的包括高溫(近似1300℃)退火處理來消除,如圖2B所示。然而,該高溫退火在消除棱角缺陷99時可能無效。雖然某些更強烈的退火(如幾個小時以上且溫度高于1300℃)可能在一定程度上有效,但因為考慮到包含在STI填充中的氧化層的反應和溶解,這不是優選的選擇。
0006】圖3A-3E示出棱角缺陷99相對可能包括ATR化區90的FET器件的幾何構型。特別地,圖3A-3E示出具有FET?112(圖3B)和無FET?112(圖3A)的ATR化區90的頂視圖,FET?112包括柵極和柵電介質。附圖標記50表示電介質填充的溝槽區。圖3C-3E分別示出圖3B的沿線C-C1,D-D1,和E-E1的橫截面視圖。在圓圈區118中棱角缺陷99是特別關心的,這里它們直接在FET?112的柵極和柵極電介質之下,并可對不需要的泄漏有貢獻。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業機器公司,未經國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200680016794.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:計算機網絡入侵檢測系統和方法
- 下一篇:電氣盒環及其制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





