[發明專利]電路形成基板的制造方法

無效

• 申請號: 200680008163.8
• 申請日: 2006-03-16
• 公開（公告）號: CN101142863A
• 公開（公告）日: 2008-03-12
• 發明（設計）人: 西井利浩
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H05K3/46
• 分類號: H05K3/46
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 汪惠民

技術領域

本發明涉及用在各種電子設備中的電路形成基板的制造方法。

背景技術

近年來，伴隨著電子設備的小型化和高密度化，用來搭載電子零件的電路形成基板也較以往的單面基板更多地采用雙面、多層基板，并且正在開發能夠在基板上集成更多的電路以及零件的高密度基板。

圖8A～圖8E表示現有的電路形成基板的制造工序。如圖8A所示，在核心基板材料21的一個主表面以及另一個主表面上分別形成電路27a、27b。另外，圖8A圖示的是利用導電膏形成層間連接部23的雙面基板。另外，除了雙面基板以外，也可以使用多層基板。另外，除了導電膏之外，也可以采用電鍍、錫焊等各種各樣的方法來形成層間連接部23。

接著，如圖8B所示，以夾著核心基板材料21的方式，在核心基板材料21的上下配置膠片22L及22U。在膠片22L、22U的導通孔24中具備導電性膏體23a1、23a2、23b1以及23b2。在膠片22L側、22U側，分別配置作為第1金屬箔的銅箔26以及作為第2金屬箔的銅箔26U。當進行定位時，由于膠片22L、22U含有半固化的樹脂，所以要利用熱壓機等將銅箔26L、26U與膠片22L、22U或者膠片22L、22U與核心基板材料21部分地暫時加壓結合。由此，可以防止在后續的處理時發生錯位。

然后，通過熱壓裝置(未圖示)進行加熱加壓，如圖8C所示使膠片22L、22U固化并與核心基板材料21成為一體。此時，導電性膏體23a1、23a2、23b1以及23b2也受到壓縮而固化，從而呈現出導電性，形成層間的電連接。

接著，切除電路形成基板的端面部的多余部分，獲得如圖8D所示的4層電路形成基板，通過對表面的銅箔26L、26U進行蝕刻加工形成電路26L1、26U1，從而獲得如圖8E所示的4層電路形成基板。

另外，根據用途，在圖8E所示電路形成基板的表面涂敷焊接用的阻焊劑，或者，在電路26L1、26U1的表面實施鍍金或者助焊劑處理或焊錫整平等表面處理。隨后，通過模具或切割加工等切斷成所期望的板材尺寸，并作為電路形成基板提供給電氣設備的組裝工序。另外，關于與本申請的發明相關聯的公開技術文獻信息，例如已知有日本專利公開的特開平6-268345號公報。

然而，在如上所述的電路形成基板的制造方法中，如果想要增大膠片22L、22U的尺寸，則會受到制造上的制約。即，由于膠片22L、22U中配設未固化的導電性膏體23a1、23a2、23b1以及23b2，所以不能使其接觸到夾具等。假設接觸到了夾具，則會產生下述問題，即，所述導電性膏體會向周圍擴散，從而在電路與其它電路之間發生短路，或者喪失層間連接的可靠性。

為了不讓導電性膏體23a1、23a2、23b1以及23b2受到外部的侵害，必須利用中空的支撐夾具來保管膠片22L、22U。另外，由于在疊層工序中處理膠片22時只能抓住其端面，所以會受到制造上的制約。伴隨著膠片22L、22U尺寸的增大，疊層工序中的處理作業的難度會越來越大。因此，會導致在制造電路形成基板時品質的可靠性變差。

另外，如果配設在膠片22L、22U中的導電性膏體23a1、23a2、23b1以及23b2的位置不均勻，則會導致難以進行與核心基板材料21上的電路27a、27b的定位，因此難以對應精細的電路形成基板。因此，伴隨著膠片22L、22U尺寸的增大，導電性膏體23a1、23a2、23b1以及23b2的位置的不均勻也變得不容忽視。

另一方面，為了降低電路形成基板的制造成本，就效率方面而言，有效的是增大膠片22L、22U的尺寸，即增大制造上的工件尺寸。因此，期望能夠具體實現可以穩定地制造大工件尺寸的電路形成基板的制造方法。

發明內容

本發明的電路形成基板的制造方法，是在疊層工序中，在同一金屬箔上并排配設(并排設置)兩片以上基板材料。或者，相對于C階段基板材料疊層兩片以上B階段基板材料。或者，相對于B階段基板材料疊層兩片以上C階段基板材料。

根據這樣的結構，即便是增大制造上的工件尺寸，也可以進行穩定且高品質的電路形成基板的制造。

具體而言，本發明的電路形成基板的制造方法包括以下(a)～(d)的構成要件中的B階段基板材料。此處，B階段基板材料是指包括下述構成要件(b)以及(c)中的至少任一個。另外，此制造方法具備疊層工序，是將兩片以上金屬箔或者基板材料作為疊層物進行疊層。

(a)金屬箔、或貼附在支撐體上的金屬箔、或者貼附在支撐體上且形成電路圖案的金屬箔

(b)B階段基板材料