[發明專利]延遲線

無效

• 申請號: 200680007787.8
• 申請日: 2006-03-10
• 公開（公告）號: CN101138128A
• 公開（公告）日: 2008-03-05
• 發明（設計）人: 森角博行;勝俁逸朗
• 申請（專利權）人: 雙信電機株式會社
• 主分類號: H01P1/20
• 分類號: H01P1/20;H01P9/00;H01P1/205
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王岳;劉宗杰

技術領域

本發明涉及一種包括并聯諧振電路的延遲線，該并聯諧振電路具有在輸入端和輸出端之間的多個諧振器。

背景技術

近來，為了檢測和抑制失真，用于降低基站中的失真的失真補償放大器采用了延遲線，所述失真補償放大器被用在例如移動通信系統等等的基站無線裝置中。

如圖27所示，例如，延遲線200包括帶通濾波器208，該帶通濾波器具有輸入端202、輸出端204、以及多個諧振器206A至206I。第一級中的輸入端202和諧振器206A通過電容器C1相互連接，以及最后一級中的輸出端204和諧振器206I通過電容器C2相互連接。諧振器206A至206I通過電容器C3至C10連接。

迄今為止，如圖28所示，已知存在一種與圖27所示的延遲線200類似的延遲線210，其中跳躍(skipping)電路212被并聯連接到相鄰諧振器206A至206G之間的耦合電容器C3至C8，并且具有多個耦合電容器C9至C19(例如參見專利文獻1)，以及如圖29所示，已知存在一種延遲線300，其中跳躍電路302被并聯連接到相鄰諧振器206A至206E之間的耦合電容器C1至C6，并且具有耦合電容器C7至C10和電感器L1至L7(例如參見專利文獻2)。

圖28和圖29所示的例子的優點在于，能夠保持帶通濾波器208的通帶中群延遲時間的平坦性，并且能夠減小群延遲時間偏差而不需要增大諧振器級的數目。

專利文獻1：日本早期公開專利公布No.2001-257505

專利文獻2：日本早期公開專利公布No.2003-273661

發明內容

圖28所示的延遲線210和圖29所示的延遲線300能夠保持通帶中群延遲時間的平坦性，并且減小群延遲時間偏差而不需要增大諧振器級的數目。然而，它們具有的問題在于，跳躍電路212、302的電路元件的數量大，或者跳躍電路212、302的數量大，從而導致尺寸增大。另一個問題是，與沒有跳躍電路212、302的圖27所示的延遲線200相比，延遲量基本上保持不變。

考慮到上述問題而進行了本發明。本發明的一個目的是提供一種延遲線，該延遲線具有簡單結構，能夠保持通帶中群延遲時間的平坦性(即保持通帶中群延遲時間的平坦性并且減小通帶中的群延遲時間偏差)，并且能夠減小尺寸。

本發明的另一個目的是提供一種延遲線，該延遲線具有簡單結構，能夠獲得大延遲量以及保持通帶中群延遲時間的平坦性，并且能夠減小尺寸。

根據本發明的延遲線包括帶通濾波器，該帶通濾波器具有在輸入端和輸出端之間的多個諧振器，其中該輸入端和靠近該輸入端的一個諧振器通過電容耦合或電感耦合而相互連接，該輸出端和靠近該輸出端的一個諧振器通過電容耦合或電感耦合而相互連接，所述諧振器通過電容耦合和/或電感耦合而相互連接，以及所述耦合包括至少一個電容耦合和至少一個電感耦合。電容耦合和電感耦合的組合可以被對稱布置。

如果所述諧振器僅僅通過電容耦合來耦合，則在延遲特性方面，電容性范圍(低頻范圍)內群延遲時間的峰值大于電感性范圍(高頻范圍)內群延遲時間的峰值，從而不能實現通帶中群延遲時間的平坦性以及通帶中群延遲時間偏差的減小。

通帶中群延遲時間的平坦性意味著，平坦性被實現為使通帶的低頻范圍中群延遲時間的最大值和通帶的高頻范圍中群延遲時間的最大值互連的線段更加接近水平線。因此，由于電容性范圍(低頻范圍)內群延遲時間的峰值與電感性范圍(高頻范圍)內群延遲時間的峰值相互更加接近，所以實現了通帶中群延遲時間的平坦性。

通帶中群延遲時間偏差表示通帶中群延遲時間的最大值(低頻范圍中群延遲時間的最大值和高頻范圍中群延遲時間的最大值中較大的那個最大值)和最小值之間的差。因此，通過減小通帶中群延遲時間的最大值和/或增大通帶中群延遲時間的最小值，能夠減小通帶中的群延遲時間偏差。

如果所述諧振器僅僅通過電感耦合來耦合，則在延遲特性方面，電容性范圍(低頻范圍)內群延遲時間的峰值小于電感性范圍(高頻范圍)內群延遲時間的峰值，從而不能實現通帶中群延遲時間的平坦性以及通帶中群延遲時間偏差的減小。