[發明專利]延遲線

無效

• 申請號: 200680007781.0
• 申請日: 2006-02-16
• 公開（公告）號: CN101138129A
• 公開（公告）日: 2008-03-05
• 發明（設計）人: 森角博行;勝俁逸朗;橫山正彥
• 申請（專利權）人: 雙信電機株式會社
• 主分類號: H01P9/00
• 分類號: H01P9/00;H01P1/18;H03H7/20;H03H7/30
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 劉杰;劉宗杰

技術領域

本發明涉及一種延遲線，所述延遲線能夠加寬通帶、降低絕對延遲時間偏移和增加絕對延遲時間。

背景技術

近來，例如為了檢測失真并抑制失真，在諸如移動通信系統等的基站無線裝置中使用的用于降低基站中失真的失真補償放大器使用了可變延遲線。

例如，如圖20所示，可變延遲線300包括：相互串聯連接在輸入端子302和輸出端子304之間的電容器306、308和電容可變的電容器310，以及分別連接在電容可變的電容器310的端子與地之間的第一和第二諧振器312和314(例如，參見專利文件1)。

可變延遲線300使得可以簡單地通過改變電容可變的電容器310的電容Ca來容易地對絕對延遲時間進行微調。可變延遲線300例如使得可能增加失真補償放大器的前饋電路的生產率。

如圖21所示，另一傳統可變延遲線400包括混合耦合器402以及分別連接至混頻耦合器402的第一輸出端子404a和第二輸出端子404b的第一電抗單元406a和第二電抗單元406b(例如，參見專利文件2)。

除第一輸出端子404a和第二輸出端子404b之外，混頻耦合器402還包括提供以輸入信號的輸入端子406，以及隔離端子408，所述隔離端子408基于第一輸出信號和第二輸出信號輸出反射信號而作為來自可變延遲線400的輸出信號(第三輸出信號)，所述第一輸出信號和第二輸出信號是來自第一輸出端子404a和第二輸出端子404b的輸出。

第一電抗單元406a和第二電抗單元406b包括具有相應第一和第二電容器408a、408b、相應第一和第二變容二極管410a、410b以及相應第一和第二介質諧振器412a和412b的相應串聯連接電路。第一和第二電容器408a、408b的相應端連接至第一輸出端子404a和第二輸出端子404b，同時其相應的另外端連接至第一和第二變容二極管410a、410b相應的陰極端子。第一和第二變容二極管410a、410b使相應陽極端子分別連接至第一和第二介質諧振器412a和412b。第一和第二電壓控制端子414a、414b分別連接至陰極端子，以向其提供控制電壓。

當第一和第二電壓控制端子414a、414b分別為第一和第二變容二極管410a、410b提供了相應控制電壓時，第一和第二變容二極管410a、410b的耦合電容Cb根據控制電壓的值而改變。具體地，當控制電壓的值增加時，第一和第二變容二極管410a、410b的耦合電容Cb降低。

當耦合電容Cb改變時，第一電抗單元406a和第二電抗單元406b的導納改變，從而增加了可變延遲線400的絕對延遲時間。如果第一和第二變容二極管410a、410b的耦合電容Cb可在更寬的范圍內改變時，則可變延遲線400就具有更加寬廣的可變延遲時間。

例如，如果調整了第一電抗單元406a和第二電抗單元406b的電路部件的值，使得關于隔離端子408輸出的第三輸出信號的絕對延遲時間為大約1ns的最小值，那么對于高于100MHz的頻帶，絕對延遲時間的偏差可以減小至0.1ns或者更短，而可變延遲時間可以增加至1ns。

即使當可變延遲線400的絕對延遲時間改變至大約2ns時，其傳輸特性和失配衰減實際上保持不變。因此可變延遲線400的通帶可以具有60MHz或者更高的寬廣帶寬。

專利文件1：日本早期公開(laid-open)專利公開No.2001-119206

專利文件2：日本早期公開專利公開No.2004-153815

發明內容

當專利文件1中描述的可變延遲線300的耦合電容Ca改變時，使電容器306和輸入端子302側上的第一諧振器312以及電容器308和輸入端子304側上的第二諧振器314不再平衡，因此改變了可變延遲線300的輸入阻抗值和輸出阻抗值。因此就變得很難在可變延遲線300中實現阻抗匹配。另一個問題是，由于絕對延遲時間增加，因此其偏差(絕對延遲時間的偏差)也增加了。

另一方面，除了加寬了通帶和減小了絕對延遲時間偏差之外，專利文件2中描述的可變延遲線400還能夠減小輸入和輸出阻抗的改變。然而，可變延遲線400具有的問題在于，絕對延遲時間大約為1ns，因此其應用范圍受到約束。

鑒于上述問題，提出了本發明。本發明的一個目標是提供具有簡單結構的延遲線，所述延遲線能夠加寬通帶，降低絕對延遲時間偏差，并且能夠增加絕對延遲時間。