[發(fā)明專利]高速采樣架構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 200680007612.7
• 申請(qǐng)日: 2006-01-12
• 公開（公告）號(hào): CN101164237A
• 公開（公告）日: 2008-04-16
• 發(fā)明（設(shè)計(jì)）人: 桑迪普·庫馬·格普特;奧利斯特·扎布羅多
• 申請(qǐng)（專利權(quán)）人: 特耐極銳公司
• 主分類號(hào): H03M1/00
• 分類號(hào): H03M1/00
• 代理公司: 上海恩田旭誠知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 尹洪波

技術(shù)領(lǐng)域

本發(fā)明一般涉及電子裝置。尤其涉及一種高速采樣電路，以及模數(shù)轉(zhuǎn)換器(ADC)架構(gòu)。

技術(shù)背景

高速網(wǎng)絡(luò)正不斷演進(jìn)。該演進(jìn)包括網(wǎng)絡(luò)工作速度的不斷加快。網(wǎng)絡(luò)實(shí)現(xiàn)已經(jīng)形成的一種選擇是通過雙絞線物理連接的以太網(wǎng)絡(luò)。提供個(gè)人計(jì)算機(jī)、工作站及服務(wù)器之間互連的高速LAN(局域網(wǎng))中現(xiàn)今最為普遍的一種是10BASE-T形式的以太網(wǎng)。

高速LAN技術(shù)包括100BASE-T(快速以太網(wǎng))及1000BASE-T(千兆位以太網(wǎng))。高速以太網(wǎng)技術(shù)使得每秒10兆位(Mbps)性能的10BASE-T向100Mbps性能的100BASE-T平滑演進(jìn)。千兆位以太網(wǎng)以以太網(wǎng)的基本簡單性提供了每秒1千兆位的數(shù)據(jù)率。因此就有將工作性能推進(jìn)至甚至大于數(shù)據(jù)率的需求。

通信網(wǎng)絡(luò)速度的加快要求該通信網(wǎng)絡(luò)所使用的ADC的速度亦加快。時(shí)間交錯(cuò)ADC架構(gòu)可有效地提供高速模數(shù)轉(zhuǎn)換，所述轉(zhuǎn)換使用在比該模數(shù)轉(zhuǎn)換的頻率低得多的頻率單獨(dú)工作的ADC。因此，時(shí)間交錯(cuò)ADC架構(gòu)可用來增大這些ADC的有效工作頻率。

圖1示出了時(shí)間交錯(cuò)模數(shù)轉(zhuǎn)換器架構(gòu)。N個(gè)子樣本、采樣保持電路110、112及114接收模擬信號(hào)。每個(gè)采樣保持電路的時(shí)鐘工作頻率為Fs/N，并且相位為約(360/N)*(i-1)，其中，i從1變化至N。各個(gè)采樣保持電路在計(jì)算時(shí)刻上對(duì)輸入模擬信號(hào)進(jìn)行采樣。將這些樣本輸入相應(yīng)的M位ADC120、122及124。ADC120、122及124亦包括工作頻率為Fs/N的時(shí)鐘，并且相位為約(360/N)*(i-1)。該時(shí)鐘信號(hào)的延遲相位關(guān)系產(chǎn)生來自這些ADC的以頻率Fs生成的數(shù)字樣本。結(jié)果是有效采樣頻率為Fs。N為時(shí)間交錯(cuò)ADC的數(shù)量，T為有效采樣頻率Fs的周期。

圖1的時(shí)間交錯(cuò)架構(gòu)為完全子采樣(即，N個(gè)采樣保持電路中的每一個(gè)生成子樣本，并且這些子樣本由ADC處理)。對(duì)于所需采樣頻率Fs高于可用的單獨(dú)ADC或采樣保持電路的工作頻率這一應(yīng)用來說，該時(shí)間交錯(cuò)架構(gòu)是有益的。各單獨(dú)ADC及采樣保持電路必須僅在時(shí)鐘頻率Fs/N下工作。

然而，圖1的時(shí)間交錯(cuò)ADC架構(gòu)受若干限制。例如，該時(shí)間交錯(cuò)ADC構(gòu)架受增益誤差、偏移誤差及相位定時(shí)誤差的影響，導(dǎo)致了該混合的子樣本信號(hào)的信噪比(SNR)降級(jí)。

圖2示出了時(shí)間交錯(cuò)模數(shù)轉(zhuǎn)換器架構(gòu)的另一實(shí)施例。該實(shí)施例包括奈奎斯特率采樣保持電路210，該電路對(duì)于N個(gè)M-位子采樣ADC220、222、224生成樣本。該前端采樣保持電路通過以速率Fs保持采樣模擬信號(hào)而有效地消除相位定時(shí)誤差。該采樣信號(hào)在被子采樣之前保持不變?；旧?，采樣保持電路210使得該模擬信號(hào)的改變放緩。只要在采樣保持電路210輸出的靜態(tài)(采樣)期間進(jìn)行該子采樣，可消除該相位定時(shí)誤差。

盡管與圖1實(shí)施例相比，圖2的實(shí)施例可減少相位定時(shí)誤差，但該實(shí)施例仍有所限制。首先，圖2的該采樣保持電路接收高頻模擬信號(hào)，并且需以全速率Fs內(nèi)部處理樣本。其次，該采樣保持電路輸出僅在1/Fs時(shí)間周期內(nèi)為穩(wěn)定(或慢移)的。因此，ADC220、222及224的處理仍然是困難的。

需要一種用于模擬信號(hào)高速采樣及保持的方法及裝置。該方法及裝置需適用于時(shí)間交錯(cuò)ADC，并且消除上述缺點(diǎn)。

發(fā)明內(nèi)容

本發(fā)明包括一種對(duì)信號(hào)進(jìn)行采樣及保持的裝置及方法，并且適于與時(shí)間交錯(cuò)ADC系統(tǒng)一起使用。

第一實(shí)施例包括一種信號(hào)采樣方法。所述方法包括以速率Fs接收模擬信號(hào)并且生成所述信號(hào)的第一樣本，以速率Fs/N從所述第一樣本生成第二樣本，所述第二樣本具有約(360/N)*(i-1)度的相對(duì)相位，其中i從1變化至N，并且以速率Fs/N從所述第二樣本生成第三樣本，且具有約((360/N)*(i-1)+180)度的相對(duì)相位。

第二實(shí)施例包括另一種信號(hào)采樣方法。所述方法包括第一采樣器以速率Fs接收模擬信號(hào)并且生成第一樣本，第二采樣器以速率Fs/N從所述第一樣本生成第二子樣本并且具有約(360/N)*(i-1)度的相對(duì)相位，其中i從1變化至N，其中，在任何時(shí)間點(diǎn)上最多有兩個(gè)第二采樣器跟蹤所述第一采樣器的輸出。另一實(shí)施例包括在任何時(shí)間點(diǎn)上N個(gè)第二采樣器中最多有一個(gè)跟蹤所述第一采樣器的輸出。