[發明專利]對阻抗滯后元件的存儲器矩陣的驅動

有效

• 申請號: 200680007357.6
• 申請日: 2006-02-28
• 公開（公告）號: CN101142632A
• 公開（公告）日: 2008-03-12
• 發明（設計）人: 特尼斯·J·伊金克;皮埃爾·H·沃爾里;維克托·M·G·范艾科特;尼古拉斯·蘭伯特;阿爾貝·W·馬什曼
• 申請（專利權）人: NXP股份有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

1.一種集成電路，包括：

存儲器矩陣(10)，包括單元行和列，每一個單元(20)包括串聯連接在所述單元(20)行端子和列端子之間的阻抗滯后元件(24)和閾值元件(22)，所述阻抗滯后元件(24)分別具有彼此相反極性的彼此較大和較小的滯后閾值；

驅動器電路(11、12、14)，設置成在可選擇的行中單元(20)的列端子和行端子之間施加電壓差，以便執行讀取動作、寫入動作和擦除動作，在擦除動作中集體地擦除選定行的全部單元(20)，用于讀取和擦除動作的電壓差具有與較大的滯后閾值的極性相對應的讀取極性，并且用于寫入動作的電壓差具有與較小的滯后閾值的極性相對應的寫入極性，用于對依據寫入數據選定的單元進行更新。

2.根據權利要求1所述的集成電路，其中在讀取動作期間電壓差的標稱大小實質上等于讀取極性處的閾值元件(22)的第一閾值電壓加上較大的滯后閾值的一半。

3.根據權利要求2所述的集成電路，其中寫入極性處的閾值元件(22)的閾值電壓至少等于滯后元件(24)的較小閾值電壓加上滯后元件(24)的較大閾值電壓的1.5倍。

4.根據權利要求2所述的集成電路，其中寫入極性處的閾值元件(22)的閾值電壓至少等于滯后元件(24)的較小閾值電壓加上滯后元件(24)的較大閾值電壓的2.5倍。

5.根據權利要求1所述的集成電路，包括：行導體(18)，每一個行導體均與相應行中單元(20)的行端子相連；列導體(17)，每一個列導體均與相應列中單元(20)的列端子相連；并且所述驅動器電路包括：

控制電路(11)，具有控制信號(RD、ER、WR)的輸出，以表示是否必須執行讀取動作、擦除動作或寫入動作；

列驅動器(12)電路，具有與列導體(17)的相應列導體相連的列輸出，并且設置成分別在讀取動作和擦除動作期間將讀取列電壓、擦除列電壓驅動到列導體(17)上，并且設置成分別在寫入動作期間將活動的和不活動的寫入列電壓驅動到列導體(17)的數據相關列導體上；

行驅動器電路(14)，具有與行導體(18)的相應行導體相連的行輸出，并且設置成分別在讀取動作、擦除動作和寫入動作期間將讀取行電壓、擦除行電壓和寫入行電壓驅動到選定的行導體(18)，其中讀取行電壓和讀取列電壓之間的差具有讀取極性，并且所述差的大小在讀取極性處的閾值元件(22)的第一閾值電壓與閾值元件(22)的第一閾值電壓加上阻抗滯后元件(24)的較大閾值電壓之間，其中擦除行電壓和擦除列電壓之間的差具有讀取極性，并且所述差的大小比閾值元件(22)的第一閾值電壓加上阻抗滯后元件(24)的較大閾值大，并且寫入行電壓與活動的和不活動的寫入列電壓之間的差分別具有寫入極性，并且所述差的大小分別在寫入極性處的閾值元件(22)的第二閾值電壓加上阻抗滯后元件(24)的較小閾值以上和在閾值元件(22)的第二閾值電壓以下。

6.根據權利要求5所述的集成電路，其中行驅動器電路包含開關(76、77、78)，設置成在讀取動作、擦除動作和寫入動作期間將未選定行的未選定行導體(18)進行電隔離。

7.根據權利要求5所述的集成電路，其中讀取列電壓、擦除列電壓和不活動的寫入列電壓彼此相等，讀取行電壓實質上在活動的列電壓和寫入行電壓之間的中間。

8.根據權利要求5所述的集成電路，其中行驅動器電路設置成將未選定行的行導體驅動到防止在這些行中單元電流導通的電壓。

9.根據權利要求1所述的集成電路，包括行導體(18)，每一個行導體均與相應行中的單元(20)的行端子相連，所述驅動器電路包括：

公共行電壓源導體(702)；

切換元件(79)，每一個均連接在公共行電壓源導體(702)和相應的行導體(18)之間；

行電壓選擇電路(72、74、700)，具有與公共行電壓導體(702)相連的輸出，用于在讀取動作、寫入動作和擦除動作期間分別提供施加到行導體(18)上的全部行電壓。

10.一種用于操作存儲器矩陣(10)的方法，所述存儲器矩陣包括單元行和列，每一個單元包括在單元(20)的行端子和列端子之間串聯連接的阻抗滯后元件(24)和閾值元件(22)，阻抗滯后元件(24)分別具有彼此相反極性的彼此較大和較小的滯后閾值，按照任意次序，所述方法包括：

在選定行中單元(20)的列端子和行端子之間施加電壓差，以便執行讀取動作，所述電壓差具有讀取極性，使得單元(20)兩端的電壓趨于與較大滯后閾值相對應；

在選定行中單元(20)的列端子和行端子之間施加電壓差，以便執行擦除動作，在所述擦除動作中集體地對選定行的全部單元(20)進行擦除，用于擦除動作的電壓差具有讀取極性；

在選定行中單元(20)的列端子和行端子之間施加電壓差，以便執行寫入動作，用于寫入動作的電壓差具有與較小的滯后閾值相對應的寫入極性，用于對依據寫入數據選定的單元(20)進行更新。