[發(fā)明專利]用于寄存器文件的快速讀取端口

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200680007156.6
• 申請(qǐng)日: 2006-02-02
• 公開（公告）號(hào): CN101203919A
• 公開（公告）日: 2008-06-18
• 發(fā)明（設(shè)計(jì)）人: 埃米爾·蘭布朗克;本杰明·弗勒明
• 申請(qǐng)（專利權(quán)）人: 愛特梅爾公司
• 主分類號(hào): G11C11/00
• 分類號(hào): G11C11/00;G11C7/00
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 王允方;劉國(guó)偉

1.一種在存儲(chǔ)器系統(tǒng)中的存儲(chǔ)器單元，其包括：

第一和第二反相器，所述第一和第二反相器經(jīng)交叉耦合以形成存儲(chǔ)器單元鎖存環(huán)路，所述存儲(chǔ)器單元鎖存環(huán)路具有真輸出和互補(bǔ)輸出；

第一寫入端口，所述第一寫入端口經(jīng)配置以耦合到所述存儲(chǔ)器單元鎖存環(huán)路的所述真輸出，所述第一寫入端口耦合到第一位線和字線；

第二寫入端口，所述第二寫入端口經(jīng)配置以耦合到所述存儲(chǔ)器單元鎖存環(huán)路的所述互補(bǔ)輸出，所述第二寫入端口耦合到第二位線和所述字線；以及

第一讀取端口，所述第一讀取端口經(jīng)配置以耦合到單一讀取位線，所述第一讀取端口耦合到所述存儲(chǔ)器單元鎖存環(huán)路的所述互補(bǔ)輸出和第一讀取字線，所述第一讀取端口為雙晶體管堆疊。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元，其中第二讀取端口經(jīng)配置以耦合到第二單一讀取位線，所述第二讀取端口耦合到所述存儲(chǔ)器單元鎖存環(huán)路的所述互補(bǔ)輸出和第二讀取字線。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器單元，其中所述第二讀取端口為雙晶體管堆疊，所述雙晶體管堆疊具有耦合到第二讀取字線的第一輸入、耦合到所述存儲(chǔ)器單元鎖存環(huán)路的所述互補(bǔ)輸出的第二輸入和經(jīng)配置以耦合到所述第二單一讀取位線的輸出。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元，其中耦合到所述互補(bǔ)輸出的所述第一讀取端口具有專用的單一裝置作為耦合到所述存儲(chǔ)器單元鎖存環(huán)路的第二輸入，所述第二輸入具有恒定的輸入負(fù)載。?

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元，其中所述寫入端口中的每一者是具有在所述真輸出或所述互補(bǔ)輸出處耦合到所述存儲(chǔ)器單元鎖存環(huán)路的擴(kuò)散輸出的晶體管堆疊。

6.一種在存儲(chǔ)器系統(tǒng)中的讀出放大器，其包括：

第一反相器，所述第一反相器經(jīng)配置以讀出由所述讀出放大器接收的信號(hào)并在位線上產(chǎn)生預(yù)充電電壓，所述位線經(jīng)配置以耦合到所述讀出放大器；

反饋裝置，所述反饋裝置耦合在所述第一反相器的輸入與所述第一反相器的輸出之間，所述反饋裝置經(jīng)配置以將所述預(yù)充電電壓傳送到所述第一反相器的輸入；

上拉裝置，所述上拉裝置耦合在所述第一反相器的輸入與電源電平電壓源的輸出之間；以及

第二反相器，所述第二反相器耦合到所述第一反相器的所述輸出且經(jīng)配置以從所述第一反相器接收第一輸出信號(hào)并產(chǎn)生第二輸出信號(hào)，所述第二輸出信號(hào)是所述讀出放大器的輸出信號(hào)，所述第二輸出信號(hào)是所述第一輸出信號(hào)的放大型式。

7.根據(jù)權(quán)利要求6所述的讀出放大器，其中所述產(chǎn)生的預(yù)充電電壓處于近似于電源電平電壓與接地之間中間的電平。

8.根據(jù)權(quán)利要求6所述的讀出放大器，其中所述第一反相器的電壓輸入到電壓輸出傳遞特征大約等于所述第二反相器的電壓輸入到電壓輸出傳遞特征。

9.根據(jù)權(quán)利要求6所述的讀出放大器，其中連續(xù)啟用所述反饋裝置以使存儲(chǔ)器單元的存取時(shí)間的量值最小化。

10.一種存儲(chǔ)器系統(tǒng)，其包括：

存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列是由行與列組織成的存儲(chǔ)器單元矩陣，所述存儲(chǔ)器單元中的每一者均可由一對(duì)寫入端口和讀取端口存取，所述存儲(chǔ)器單元的每一列由位線對(duì)和讀取位線共同耦合；

行解碼器，所述行解碼器耦合到所述寫入端口對(duì)中的每一者和所述讀取端口中的每一者，所述行解碼器經(jīng)配置以接收存儲(chǔ)位置地址并將所述寫入端口對(duì)的子組和所述讀取端口的子組耦合到對(duì)應(yīng)于所述存儲(chǔ)位置地址的各自位線對(duì)和各自讀取位線；

列解碼器，所述列解碼器耦合到所述存儲(chǔ)器單元陣列中的所述寫入端口對(duì)中的每一者，且經(jīng)配置以在存儲(chǔ)器單元寫入操作中每次存取單一存儲(chǔ)器單元列中所述寫入端口對(duì)的一子組；

讀取位線多路復(fù)用器，所述讀取位線多路復(fù)用器耦合到所述存儲(chǔ)器單元陣列的所述讀取端口，且經(jīng)配置以在存儲(chǔ)器單元讀取操作中每次選擇對(duì)應(yīng)于單一存儲(chǔ)器單元列的所述讀取端口的一子組；

讀出放大器，所述讀出放大器耦合到所述讀取位線多路復(fù)用器且經(jīng)配置以從選定存儲(chǔ)器單元讀取數(shù)據(jù)內(nèi)容，所述讀出放大器進(jìn)一步經(jīng)配置以在讀取操作中每次對(duì)所述讀取位線中的單一一者進(jìn)行預(yù)充電；以及

控制塊，所述控制塊耦合到所述行解碼器、所述列解碼器、所述讀取位線多路復(fù)用器和所述讀出放大器，且經(jīng)配置以在讀取和寫入操作中產(chǎn)生控制信號(hào)。