[發(fā)明專利]控制時鐘分配域的時鐘分配的順序

有效

• 申請?zhí)枺?/td>: 200680006914.2
• 申請日: 2006-02-13
• 公開（公告）號: CN101133375A
• 公開（公告）日: 2008-02-27
• 發(fā)明（設(shè)計）人: M·里法尼;V·格羅斯尼克爾;K·黃
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F1/10
• 分類號: G06F1/10
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

技術(shù)領(lǐng)域

本發(fā)明的實施例涉及微處理器領(lǐng)域，更具體地，涉及時鐘分配。

背景技術(shù)

隨著高性能微處理器的速度變得越來越快，具有可靠的時鐘發(fā)生是有利的。通常將時鐘信號傳送到處理器內(nèi)核內(nèi)的幾個電路元件。當改變處理器的電源狀態(tài)時，時鐘分配網(wǎng)絡(luò)會經(jīng)歷從待用狀態(tài)到工作狀態(tài)的轉(zhuǎn)變，反之亦然。這些轉(zhuǎn)變可以導致大的系統(tǒng)電源擾動，該擾動會對靈敏度或處理器上的混合信號電路產(chǎn)生不利影響。

致力于解決時鐘分配的轉(zhuǎn)變的問題的現(xiàn)有技術(shù)具有許多缺點。一種技術(shù)是構(gòu)建特殊的電路以抵抗電源擾動。該技術(shù)是昂貴的，需要額外的硅面積。它還不能靈活到足以應(yīng)對各種擾動現(xiàn)象。

附圖說明

通過參考以下說明和用于示出本發(fā)明的實施例的附圖可以最好地理解本發(fā)明的實施例。在附圖中：

圖1A是示出其中可以實施本發(fā)明的一個實施例的一個系統(tǒng)的示圖；

圖1B是示出根據(jù)本發(fā)明的一個實施例的處理器內(nèi)核的示圖；

圖2是示出根據(jù)本發(fā)明的一個實施例的時鐘分配定序器的示圖；

圖3是示出根據(jù)本發(fā)明的一個實施例的從待用狀態(tài)到工作狀態(tài)的時鐘分配的順序的時序圖；

圖4是示出根據(jù)本發(fā)明的一個實施例的從工作狀態(tài)到待用狀態(tài)的時鐘分配的順序的時序圖；

圖5是示出根據(jù)本發(fā)明的一個實施例的控制時鐘分配的順序的過程的流程圖。

具體實施方式

本發(fā)明的實施例是一種控制對電路的時鐘分配的技術(shù)。調(diào)度器(scheduler)根據(jù)電路的狀態(tài)情況對到電路中的多個時鐘分配域(clock?distribution?domain(CKDOM))的時鐘信號的時鐘分配的順序進行安排。控制器根據(jù)所安排的順序進行控制從而使能到CKDOM的時鐘分配。

在下面的說明中，將闡述大量的具體細節(jié)。然而，應(yīng)該理解的是可以在沒有這些細節(jié)的情況下實施本發(fā)明的實施例。在其它情況下，沒有示出公知的電路、結(jié)構(gòu)以及技術(shù)以避免混淆對本說明書的理解。

將本發(fā)明的一個實施例描述為一種過程，通常將該過程示為流程圖、作業(yè)圖、結(jié)構(gòu)圖或方框圖。雖然流程圖可以將多個操作描述為按順序進行的過程，但也可以并行或同時執(zhí)行多個操作。另外，可以重新安排操作順序。當其操作完成時將過程終止。過程可對應(yīng)于方法、程序、工序、制造或生產(chǎn)的方法，等等。

本發(fā)明的一個實施例是一種控制對電路的時鐘分配的技術(shù)。該電路包括多個時鐘分配域(CKDOM)。每一CKDOM使用由時鐘發(fā)生器提供的時鐘信號。時鐘定序器控制到CKDOM的時鐘分配的順序，使得每一CKDOM在電路改變其狀態(tài)情況時一次一個地接收使能或禁止控制信號以使能或禁止其時鐘信號。通過根據(jù)所安排的順序來分配時鐘信號，減小存在于電路中的電源擾動、電流沖擊或噪聲，在電路的狀態(tài)改變期間提供可靠的操作。

圖1A是示出其中可以實施本發(fā)明的實施例的系統(tǒng)10的示圖。系統(tǒng)10包括處理器20、芯片組30和主存儲器40。系統(tǒng)10可以包括其它元件，例如大容量存貯器(例如，光盤只讀存儲器、硬盤)、輸入/輸出器件(例如，鼠標、鍵盤、監(jiān)視器)，以及其它芯片組。

處理器20表示具有時鐘分配的任何集成電路。其可以包括大的、密集的或高功率的器件。這些器件的例子可以是微處理器、媒體處理器、網(wǎng)絡(luò)器件、芯片組、圖形處理器等等。當其為微處理器時，處理器20可以是具有任何結(jié)構(gòu)類型的中央處理單元，例如使用超線程技術(shù)、安全技術(shù)或虛擬化技術(shù)的處理器、單核處理器、多核處理器、嵌入式處理器、移動處理器、網(wǎng)絡(luò)處理器、微控制器、數(shù)字信號處理器、超標量計算機、矢量處理器、單指令多數(shù)據(jù)(SIMD)計算機，復雜指令集計算機(CISC)、精簡指令集計算機(RISC)、超長指令字(VLIW)、或混合結(jié)構(gòu)。它包括處理器內(nèi)核25和基準時鐘源28。處理器25包含具有順序的時鐘分配控制功能性的電路。基準時鐘源28向處理器內(nèi)核25提供穩(wěn)定的時鐘信號。基準時鐘源28的例子可以包括與外部晶體振蕩器連接的電路或其它任何的時鐘源。