[發明專利]多相重新調準電壓控制振蕩器和具有該振蕩器的鎖相回路

無效

• 申請號: 200680006716.6
• 申請日: 2006-02-02
• 公開（公告）號: CN101133548A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 雷吉斯·魯巴迪亞;薩米·阿杰拉姆
• 申請（專利權）人: 愛特梅爾公司
• 主分類號: H03B5/24
• 分類號: H03B5/24;H03L7/087;H03L7/099
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 王允方;劉國偉

技術領域

本發明涉及電壓控制振蕩器(VCO)電路，尤其是環形振蕩器類型的VCO電路，其特征在于相對于參考信號重現相位重新調準。本發明還涉及含有這種VCO作為自身的組件的鎖相回路。

背景技術

在經典的VCO結構中，低頻相位調制(PM)噪聲或長期抖動較顯著且不斷累積。使用這種VCO的鎖相回路(PLL)電路僅能夠在達到等于PLL帶寬的調制頻率的調制頻率下對此PM噪聲或抖動進行校正。在較高的調制頻率下，PLL電路停止調整，且因此所述PM噪聲等于或稍許高于VCO的固有PM噪聲。減小高頻PM噪聲、短期抖動需要非常大的PLL帶寬或低噪聲VCO。擴大PLL帶寬受到以下事實的限制：帶寬由于量化噪聲的緣故而不能超過參考頻率的約1/20。因此，尋求低噪聲VCO電路。

VCO電路中的相位重新調準允許使其相位與參考時鐘信號的相位同步。明確地說，可使VCO時鐘邊沿與每一參考時鐘邊沿再同步。已通過將具有特定相位延遲的重新調準反相器插入到VCO環中來實現這種再同步。參看(例如)Sheng等人的國際公開(PCT)專利申請案WO?03/063337A1。通過將VCO電路的時鐘輸出與參考時鐘組合來獲得重新調準信號。將此重新調準信號施加到重新調準反相器中的一者以促成參考時鐘邊沿處的轉換。與可比較的簡單PLL電路來說，使用相位重新調準的VCO的PLL電路對于顯著較高的頻率具有減小的PM噪聲或抖動。

然而，這種技術還需要VCO時鐘輸出、參考時鐘與重新調準信號之間的精密的數字選通和時滯，以便在最佳瞬間應用相位重新調準。相位重新調準因數被定義為所引起的重新調準相移除以恰好在重新調準瞬間之前VCO與參考相位之間的差，其幾乎不依賴于裝置性能擴展和失配。添加重新調準反相器向VCO環增加了相位延遲，且因此減小了VCO電路的最大操作頻率。任何VCO電路實施例中的裝置參數對于設計操作頻率是特定的，且因此這種特殊的相位重新調準技術在需要具有較寬頻率范圍的VCO電路的情況下不適用。

發明內容

本發明使用向VCO電路的每一級中進行的并行電荷注入，在必須進行調準的瞬間將分布的同時相移施加到環中的每一級。將短電流脈沖同時施加到每一級。這些脈沖在重新調準之前在每一級的輸出處相對于其相角而引起相移。針對每一級獲得的個別相移依賴于所述級的脈沖敏感性響應(周期函數)的瞬時值。由于不同級在VCO環中處于相對不同相位，所以來自個別級的所獲得的相移在同一方向上將不一定相等或平均。然而，在本發明中，VCO電路總體上所特有的多相脈沖敏感性響應函數不但嚴格為正(或嚴格為負)而且還相對恒定，因此在不需要參考時鐘與VCO內部信號或時鐘輸出之間的任何特殊同步的情況下容易地實現相位重新調準。

附圖說明

圖1是本發明的多相重新調準的電壓控制振蕩器(這里由3級環形振蕩器例示)的示范性基本示意平面圖。

圖2是圖1的振蕩器的個別級的基本示意平面圖。

圖3是展示由于短電流脈沖將電荷注入級的每一者中而引起的個別級的相移(Δф)的相位圖。

圖4是來自每一級的輸出電壓(V₁、V₂、V₃)與時間的曲線圖，其中虛線曲線表示重新調準之前的電壓(實際的電壓和推斷出的重新調準之后的電壓)，且其中實線曲線表示重新調準之后的電壓。

圖5是對于圖7所示的VCO電路實施例，針對個別VCO環級(虛線曲線)以及針對整個VCO(實線曲線)的脈沖敏感性響應函數(ISF和MISF)的曲線圖。

圖6是對于圖7所示的VCO電路實施例，由于重新調準引起的VCO輸出相移(160MHz下以毫弧度表示)與在VCO時鐘輸出和參考時鐘之間檢測到的相位誤差的曲線圖。

圖7是根據本發明的示范性VCO電路實施例的示范性晶體管級示意電路圖。

圖8展示用于向圖7的環形VCO提供成比例的注入I_ALIGH的示范性相位檢測器和電荷泵電路。

圖9是向圖8的電荷泵電路中的開關提供互補的向上和向下信號的相位-頻率檢測器電路(PFC)狀態機的狀態轉換圖。

圖10是PFC狀態機響應VCO時鐘輸出CK_VCO和參考時鐘CK_REF以在電荷泵電路中產生具有適當寬度的正或負電流脈沖I_ALIGH的信號波形圖。

圖11是在回路中使用本發明的多相重新調準的VCO電路的PLL電路的示意方框圖。