[發明專利]半導體器件及其制造方法

無效

• 申請號: 200680006603.6
• 申請日: 2006-02-23
• 公開（公告）號: CN101133480A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 木下多賀雄
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L21/3205
• 分類號: H01L21/3205;H01L21/285;H01L23/52
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 孫秀武;李平英

技術領域

本發明涉及半導體器件及其制造方法。

背景技術

在硅基板上對場效應晶體管等元件進行集成的LSI，正在通過微細化，實現高速化和低耗電化。LSI的微細化是以微縮規則為基礎發展的，所以布線也要實現高密度化、多層化、薄層化。因此對布線施加的應力和流過布線的電流密度增加，由電遷移引起的布線斷裂已構成問題。

以往作為LSI的布線材料采用鋁(Al)，為了提高其電遷移耐性，通常在鋁中添加銅、硅等雜質或者用氮化鈦(TiN)、鈦(Ti)等高熔點金屬夾住鋁布線層的上下實現疊層化。

但是因為依存于鋁電阻率的信號傳輸延遲以及容許電流密度的問題，作為替代布線材料，已發展為使用銅作為導電材料形成布線。

銅難以通過干蝕刻進行精細加工，不能使用在形成鋁布線中所采用的加工方法。因此采用在層間絕緣膜上形成布線用槽和布線間的連接孔，向該槽和連接孔中填充銅，再通過CMP法除去不必要的銅，形成嵌入布線的ダマシン(Damascene)法(例如參照專利文獻1)。

使用銅作為布線材料時，與Al相比，熔點高，自擴散能也大，所以可以設想采用通過高熔點金屬夾住上下的疊層結構時，電遷移耐性能優異。但是在嵌入布線結構中，由于受阻擋層與銅層界面擴散的影響，其可靠性難以得到提高。

形成銅ダマシン布線時，必需以優異的再現性對大縱橫比的通路孔和槽內進行填充，形成阻擋層和銅層的疊層薄膜之后，主要采用通過電鍍法形成銅膜的方法。但是通過電鍍法形成的銅膜，在常溫下保存時，會伴隨產生結晶尺寸或雜質濃度變化的自淬火現象，因此，在CMP工序中會引起拋光速度變化。因此，必需通過熱處理對膜改性。但是在該熱處理時，銅的結晶結構發生變化，有時阻擋層和銅層的附著性變差。如果這些層的附著性變差，則在阻擋層和銅層的界面附近，銅原子容易移動，使電遷移耐性能降低。

專利文獻1：特開平11-297696號公報。

發明內容

本發明是考慮到這些情況進行研究的，提供具有高電遷移耐性銅布線的半導體器件。

本發明的半導體器件是具有布線層的半導體器件，該布線層是通過在基板上形成的絕緣膜上形成槽或孔，在得到的基板上形成阻擋層，在阻擋層上形成銅晶種層，利用該銅晶種層，通過電鍍法形成銅鍍敷層，再除去表面的銅鍍敷層和銅晶種層形成的，銅晶種層含有具備結晶粒徑不同的小晶粒層和大晶粒層的多層，小晶粒層與阻擋層接觸。

本發明的特征在于小晶粒層與阻擋層接觸。通過本發明可以得到電遷移耐性高的銅布線層，可以認為這是由于以下作用而造成的。

小晶粒層的粒徑小于大晶粒層，結晶粒子之間的間隙小，所以小晶粒層在熱處理等過程中不容易聚集。因此在熱處理的過程中，小晶粒層不容易引起體積變化和結晶結構的變化。因此，阻擋層和小晶粒層的界面狀態不容易受熱處理的影響，二者之間保持高附著性的狀態。另外，從其它觀點考慮，小晶粒層的粒徑小，與阻擋層的接觸面積大，所以二者的附著性大。

因此在阻擋層和銅層的界面附近銅原子不容易移動，可以得到電遷移耐性高的銅布線層。

附圖說明

[圖1]是表示用本發明實施例的半導體器件制造工序的截面圖。

[圖2]是表示用本發明實施例的半導體器件制造工序的截面圖。

[圖3]是表示用本發明實施例的半導體器件制造工序的截面圖。

[圖4]是表示用本發明實施例的半導體器件制造工序的截面圖。

[圖5]是表示用本發明實施例的半導體器件制造工序的截面圖。

[圖6]是表示用本發明實施例得到的阻擋層界面處銅層截面的TEM照片(倍率：100萬倍)。

[圖7]是表示本發明實施例和以往例的布線可靠性實驗結果的曲線圖。

符號說明

1：半導體基板；3：元件分離區域；5：層間絕緣膜；7：下層嵌入布線；9、13：SiN膜；11、15：FSG膜；17：SiON膜；21：連接孔；23：上層布線槽；25：阻擋層；27：銅晶種層；27a：第1銅層；27b：第2銅層；29：銅鍍敷層

具體實施方式

1.第1實施方案

本發明第1實施方案的半導體器件，其是具有布線層的半導體器件，該布線層是通過在基板上形成的絕緣膜上形成槽或孔，在得到的基板上形成阻擋層，在阻擋層上形成銅晶種層，利用該銅晶種層，通過電鍍法形成銅鍍敷層，再除去表面的銅鍍敷層和銅晶種層形成的，銅晶種層含有具備結晶粒徑不同的小晶粒層和大晶粒層的多層，小晶粒層與阻擋層接觸。

1-1.基板、絕緣膜