[發明專利]并行交織器、并行解交織器以及交織方法

無效

• 申請號: 200680004036.0
• 申請日: 2006-02-03
• 公開（公告）號: CN101116249A
• 公開（公告）日: 2008-01-30
• 發明（設計）人: 本塚裕幸
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H03M13/27
• 分類號: H03M13/27;G06F12/02;G06F12/06;H04L1/00
• 代理公司: 北京市柳沈律師事務所
• 代理人: 黃小臨

技術領域

本發明特別涉及并行交織器、并行解交織器以及交織方法，用于實現對二維排列型的數據結構以行方向優先的方式寫入數據，進行各個行的行內重新排列，將每個行彼此重新排列，并以列方向優先的方式讀出數據的交織算法。

背景技術

(交織的算法)

首先，說明以往的交織器的算法。交織處理是指，將長度K的數據串{d[0]，d[1]，...，d[K-1]}重新排列，并輸出數據串{d’[0]，d’[1]，...，d’[K-1]}的處理。各個數據d[i]可以是單一的比特或固定小數點數(即所謂的軟判決值)等各種情況，因此在此之后稱為碼元。

在以往的交織算法中，有使用二維排列型的數據結構的交織算法。其基本的算法如下。在此，舉例介紹非專利文獻1的記載。其交織方式作為質數交織器(Prime?Interleaver；PIL)而為人所知。下面，說明PIL的步驟。使用圖1、圖2及圖3舉例說明數據長度K＝45的情況。

[步驟1]根據數據長度K，以規定的算式決定排列的行數R和列數C。

[步驟2]以行方向優先的方式在R行C列的排列寫入碼元。此時，數據長度K不足于排列的大小RC時，在剩余的區域寫入虛擬碼元(dummysymbol)(d)。將此狀態示于圖1。

[步驟3]接著，對于排列的各個行，基于規定的規則在行內進行重新排列。此時，各個行的重新排列規則有時會不同。各個行的重新排列規則以數列Ui(j)表示。Ui(j)表示被移動到第i行第j列的數據在行內原來的位置。例如，在例子中U2(3)＝7，這是指被移動到第2行第3列的數據的原來的位置是第2行第7列。換言之，d[27]通過行內重新排列，從第2行第7列移動到第2行第3列。將此狀態示于圖2。

[步驟4]然后，在保持各行內的順序的狀態下，基于規定的規則對各個行進行重新排列。此行間(inter-row)重新排列以數列T(i)表示。換言之，被移動到第i行的行的原來位置是第T(i)行。將此狀態示于圖3。

[步驟5]最后，以列方向優先的方式讀出排列內的數據。此時，跳過虛擬數據(稱為修剪(pruning))。由此，輸出碼元序列成為{d[40]，d[30]，d[20]，d[10]，...，d[18]，4[4]，d[31]，...，d[16]，d[7]}。

關于在上述步驟中的R和C的決定方法、行內重新排列規則Ui(j)、行間重新排列規則T(i)，在非專利文獻1中已有規定。另外，除了非專利文獻1所示的方法之外，有許多方法已被提出。

另外，本發明提出的并行交織器，不論R和C的決定方法、行內重新排列規則Ui(j)、行間重新排列規則T(i)如何，對通過上述步驟進行的所有交織器有效。

(交織器的組裝方法)

實際上以LSI等實現交織器電路時，不進行如上述的對二維排列的寫入和行內/行間重新排列。一般已為人所知的交織器電路是通過按照所輸入的碼元的順序，依序寫入存儲器之后，隨機地讀出，來實現重新排列。通過使行內/行間重新排列和以列方向優先讀出的規則反映在進行該隨機的存儲器讀出時的地址計算方法，由此能夠實現如上述的交織。

圖4表示最基本的交織器電路。由于一個循環只處理一個碼元，因此被稱為逐次型交織器。逐次型交織器由存儲碼元序列的RAM、產生升序地址的計數器1以及產生偽隨機地址的地址表與計數器2構成。

在進行交織處理之前，根據決定交織圖案的規格設定地址表。其步驟可在直覺上通過以列優先的方式觀看圖3來理解。

K＝45的PIL的地址表示于圖6。該表表示例如應在重新排列后第一個輸出的數據是重新排列之前的第41個數據(即，A(0)＝40。注意索引是從0開始)。并且，第2個輸出的數據是重新排列之前的第31個數據。

接下來說明實際的交織處理。通過寫入和讀出的兩個階段來完成交織處理。

在寫入階段中，計數器1從0開始產生逐次加1的地址。通過使用該地址將輸入碼元寫入RAM，數據串以被輸入的順序存儲在RAM。圖5的時間圖中的時刻0～39為寫入階段。

在所有碼元的寫入都完成后，開始讀出動作。在讀出階段中，首先由計數器2產生升序的計數值，將該計數值用作地址而參照地址表。然后，使從地址表輸出的數據(A(k2))作為地址，從RAM讀出1碼元。通過將這樣的動作重復相當于碼元數的次數，則如圖5的信號r_data所示，可獲得交織后的數據串。