[發明專利]半導體器件

有效

• 申請號: 200680003142.7
• 申請日: 2006-01-20
• 公開（公告）號: CN101107714A
• 公開（公告）日: 2008-01-16
• 發明（設計）人: 杉本雅裕;加地徹;上杉勉;上田博之;副島成雅
• 申請（專利權）人: 豐田自動車株式會社
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/423;H01L29/20
• 代理公司: 北京金信立方知識產權代理有限公司
• 代理人: 黃威;徐金偉

技術領域

本發明涉及一種常閉(normally-off)異質結半導體器件。

背景技術

本申請要求享有2005年1月28日提交的日本專利申請2005-022098的優先權，在此以參見的方式引入其內容。

現存在設置有異質結的異質結半導體器件，在其中具有大帶隙的半導體層附著到具有小帶隙半導體層。為了傳輸電子，此種類型的異質結半導體器件使用生長在異質結界面上的二維電子氣體層。通過利用二維電子氣體層，異質結半導體器件能實現高速工作。在各種異質結半導體器件中，包括III-V半導體(III-V?semiconductors)層的異質結半導體器件的生長特別活躍。由于III-V半導體具有大的電介質擊穿場和飽和電子的高度運動，所以III-V半導體器件預期能具有高耐壓并能控制大電流。公開號為2003-59946、2001-358075、2004-31879和1999-261053的日本公開專利申請公開一種異質結半導體器件。

圖13示出了現有技術的異質結半導體器件200的主要部分的橫截面圖。

異質結半導體器件200包括藍寶石(Al₂O₃)制成的基板222、氮化鋁(AlN)制成的緩沖層224、氮化鎵(GaN)制成的下半導體層226、和氮化鋁鎵(AlGaN)制成的上半導體層228。上半導體層228包含鋁。上半導體層228的帶隙大于下半導體層226的帶隙。上半導體層228的厚度由T1表示。厚度T1小于或等于幾百納米，這遠薄于其它層。上半導體層228向在下半導體層226和上半導體層228之間形成的二維電子氣體層提供電子。漏極232、源極234和柵極236形成在上半導體層228的頂面，其中柵極236設置在漏極232和源極234之間。例如，為了耐受高于1kV的電壓，柵極236和漏極232之間的距離W1設置為大于或等于大約5μm。為了控制柵極236和源極234之間的漏電電流，柵極236和源極234之間的距離W2設置為大于或等于大約2μm。取決于異質結半導體器件200所需的某些特性，距離W1和距離W2可以與上述值不同。

為了使異質結半導體器件200工作為常閉，已知的方法是使下半導體層226為p型層。在沒有門通(gate-on)電壓施加到柵極236的情況下，如果下半導體層226的導電型是p-型，那么在下半導體層226和上半導體層228之間的異質結的導帶的能級在費米能級以上。因此，在沒有門通電壓施加到柵極236的情況下，下半導體層226和上半導體層228之間的異質結處不產生二維電子氣體層。在下半導體層226是p-型的情況下，異質結半導體器件200可以工作為常閉。

此外，為了使異質結半導體器件200工作為常閉，已知的方法是使上半導體層228的厚度T1相當薄。具體地，使上半導體層228的厚度T1大約為10nm或更小。在沒有門通電壓施加到柵極236的情況下，如果使上半導體層228的厚度T1薄，那么在下半導體層226和上半導體層228之間的異質結處不產生二維電子氣體層。當上半導體層228的厚度T1薄時，異質結半導體器件200可以工作為常閉。

為了工作為常閉，除了上述方法，還存在其它方法。然而，對于此種類型地異質結半導體器件200，即使使用其它方法，仍必須設置上半導體層228，以向二維電子氣體層提供電子。通常地，使上半導體層228的厚度T1為納米厚。另一方面，柵極236和漏極232之間的距離W1、以及柵極236和源極234之間的距離W2形成為在幾微米到幾百微米內。當門通電壓施加到柵極236時，二維電子氣體層能在柵極236所在的區域產生。然而，在柵極236和漏極232之間，以及在柵極236和源極234之間可能不產生二維電子氣體層。當出現此情況時，二維電子氣體層不在漏極232和源極234之間延伸。在此情況下，即使施加門通電壓到柵極236，異質結半導體器件200也不會接通。

很難設計這樣一種異質結半導體器件200：即，其具有大的距離W1和W2用以獲得高的耐壓，并且通過將電壓施加到柵極236而接通。

本發明的目的是提供一種用門通電壓穩定接通并且具有高耐壓的異質結半導體器件。

發明內容