[實用新型]整流器同步信號處理裝置

無效

• 申請號: 200620154427.8
• 申請日: 2006-12-07
• 公開（公告）號: CN201018421Y
• 公開（公告）日: 2008-02-06
• 發明（設計）人: 黃賦光
• 申請（專利權）人: 廣州擎天實業有限公司
• 主分類號: H02M7/02
• 分類號: H02M7/02
• 代理公司: 廣州知友專利商標代理有限公司
• 代理人: 宣國華

技術領域

本實用新型涉及一種整流器同步信號處理裝置。

背景技術

同步晶閘管整流器目前廣泛應用于電解、電鍍、電力等多個行業。其基本職能是將交流電源轉換成直流輸出。其中同步晶閘管整流器電路設計和控制方法經過多年的發展與完善已經基本定型，但是其中仍然存在一些未如理想的地方。目前，市面上所有的同步晶閘管整流器都采用RC濾波電路和運算放大器對同步信號進行處理。RC濾波電路有采用一級濾波和多級濾波，其本質上都是一樣的，都是希望設計一個低通濾波器濾除同步信號上的高頻干擾信號，獲得同步信號中的基波分量。其中存在如下幾個問題：

1、不同頻率的正弦信號通過濾波器所產生的相位移動是不一樣的，這樣的一個特性給整流器的控制器設計帶來了很大麻煩。

2、由于RC濾波電路的器件參數漂移，多路RC電路之間的相移特性也是不一致的，會影響整個整流器的性能。

3、RC濾波電路，特別是采用一級結構的濾波器電路，往往無法將同步信號上的干擾完全濾除。必須在整流控制器中進行二次處理。這樣以來，不但增大了軟件設計的工作量，而且也給整個控制器的穩定性帶來一些不確定因素。

實用新型內容

本實用新型的目的在于提供一種可避免受到器件參數變化和同步信號頻率等不確定因素影響的整流器同步信號處理裝置。

本實用新型的目的可通過以下的技術措施來實現：一種整流器同步信號處理裝置，包括同步鎖存模塊、AD采樣模塊和用于分離出基波分量的FPGA芯片，輸入的原始同步信號首先經過鎖存模塊鎖存，鎖存模塊的輸出信號經AD采樣模塊后把同步信號的模擬量轉換成數字量，經依次分三路轉換成數字量的同步信號輸入到FPGA芯片中，FPGA芯片最后從該同步信號分離出基波分量，并將此基波分量作為整流器的同步信號。

本實用新型所述的FPGA芯片設有用于對鎖存模塊發出定時控制命令的AD采樣控制定時器，當定時器溢出的時候FPGA芯片通過其控制線腳控制同步鎖存模塊將三路同步信號進行鎖存。

本實用新型所述的FPGA芯片中設有用于進行傅立葉變換獲取基波分量的數字信號處理器。

本實用新型的FPGA芯片利用其相應控制線腳控制AD采樣模塊的多路開關，使其依次選取三路同步信號的每一路信號，然后FPGA芯片把三路同步信號得到采樣后的值推入一個先入先出緩沖區，利用緩沖區里的數據進行計算，即可獲得同步信號中的基波分量。

本實用新型可以作為整個晶閘管整流控制器的一部分，將整個控制器都做在一個FPGA芯片內，能夠有效的減小電路板的面積和元件數量，并顯著的降低成本；同時，本實用新型采用全數字化設計，不會受到器件參數變化、同步信號頻率、環境溫度等不確定因素的影響，具有很強的適應性。

附圖說明

圖1為本實用新型的原理框圖；

圖2為本實用新型同步鎖存模塊的電路原理圖；

圖3為本實用新型AD采樣模塊的電路原理圖；

圖4為本實用新型FPGA芯片原理圖；

圖5為含有諧波干擾的輸入信號示意圖；

圖6為經過傅立葉變換處理得到的基波信號示意圖。

具體實施方式

如圖1所示，本實用新型硬件部份包括同步鎖存模塊、AD采樣模塊和用于分離出基波分量的FPGA芯片，輸入的原始同步信號首先經過鎖存模塊鎖存，鎖存模塊的輸出信號經AD采樣模塊后把同步信號的模擬量轉換成數字量，經依次分三路轉換成數字量的同步信號輸入到FPGA芯片中，FPGA芯片最后從該同步信號分離出基波分量，并將此基波分量作為整流器的同步信號。