[實用新型]單脈沖基片集成波導縫隙陣列天線

無效

• 申請號: 200620126164.X
• 申請日: 2006-10-20
• 公開（公告）號: CN200997445Y
• 公開（公告）日: 2007-12-26
• 發明（設計）人: 洪偉;劉冰
• 申請（專利權）人: 東南大學
• 主分類號: H01Q13/00
• 分類號: H01Q13/00;H01Q13/10;H01Q21/00
• 代理公司: 南京經緯專利商標代理有限公司
• 代理人: 陸志斌

1、一種集成和差相位比較網絡的單脈沖基片集成波導縫隙陣列天線，包括：基片集成波導縫隙陣列天線本體(1)及4個天線輸入和或輸出端口(Port1、Port2、Port3、Port4)，其特征在于還包括和差相位比較網絡，和差相位比較網絡包括和波速通道(21)、水平差波速通道(22)、對角面差波速通道(23)及垂直方向差波速通道(24)，該和差相位比較網絡的和波速通道(21)、水平差波速通道(22)、對角面差波速通道(23)及垂直方向差波速通道(24)分別由2行或2行以上的金屬化通孔構成，在和波速通道(21)及水平差波速通道(22)的一端與上述4個端口中的2個天線輸入和或輸出端口(Port1、Port2)之間設有90度三分貝第一定向耦合器(31)且90度三分貝第一定向耦合器(31)的4個端口分別與和波速通道(21)的一端、水平差波速通道(22)的一端及4個端口中的2個天線輸入和或輸出端口(Port1、Port2)連接，在對角面差波速通道(23)及垂直方向差波速通道(24)的一端與上述4個端口中的另2個天線輸入和或輸出端口(Port3、Port4)之間設有90度三分貝第二定向耦合器(32)且該90度三分貝第二定向耦合器(32)的4個端口分別與對角面差波速通道(23)的一端、垂直方向差波速通道(24)的一端及另2個天線輸入和或輸出端口(Port3、Port4)連接，在和波速通道(21)及對角面差波速通道(23)的另一端與基片集成波導縫隙陣列天線本體(1)的2個輸出和或輸入端口(Port6、Port7)之間設有90度三分貝第三定向耦合器(33)且該90度三分貝第三定向耦合器(33)的4個端口分別與和波速通道(21)的另一端、對角面差波速通道(23)的另一端及基片集成波導縫隙陣列天線本體(1)的2個輸出和或輸入端口(Port6、Port7)連接，在水平差波速通道(22)及垂直方向差波速通道(24)的另一端與基片集成波導縫隙陣列天線本體(1)的另2個輸出和或輸入端口(Port5、Port8)之間設有90度三分貝第四定向耦合器(34)且該90度三分貝第四定向耦合器(34)的4個端口分別與水平差波速通道(22)的另一端、垂直方向差波速通道(24)的另一端及基片集成波導縫隙陣列天線本體(1)的另2個輸出和或輸入端口(Port5、Port8)連接，上述90度三分貝定向耦合器由2個公邊界的基片集成波導組成，在2個基片集成波導的公共邊界上設有耦合窗(355)，在和波速通道(21)的一端與90度三分貝第一定向耦合器(31)之間設有90°相位延遲線(41)且和波速通道(21)的一端通過90°相位延遲線(41)與90度三分貝第一定向耦合器(31)連接，在和波速通道(21)的另一端與90度三分貝第三定向耦合器(33)之間設有90°相位延遲線(42)且和波速通道(21)的另一端通過90°相位延遲線(42)與90度三分貝第三定向耦合器(33)連接，在90度三分貝第三定向耦合器(33)與基片集成波導縫隙陣列天線本體(1)的輸出和或輸入端口(Port6)之間設有90°相位延遲線(43)且90度三分貝第三定向耦合器(33)通過90°相位延遲線(43)與基片集成波導縫隙陣列天線本體(1)的輸出和或輸入端口(Port6)連接，在水平差波速通道(22)的另一端與90度三分貝第四定向耦合器(34)設有90°相位延遲線(44)且水平差波速通道(22)的另一端通過90°相位延遲線(44)與90度三分貝第四定向耦合器(34)連接，在90度三分貝第四定向耦合器(34)與集成波導縫隙陣列天線本體(1)的輸出和或輸入端口(Port5)之間設有90°相位延遲線(45)且90度三分貝第四定向耦合器(34)通過90°相位延遲線(45)與集成波導縫隙陣列天線本體(1)的輸出和或輸入端口(Port5)連接，在90度三分貝第二定向耦合器(32)與垂直方向差波速通道(24)的一端之間設有90°相位延遲線(46)且90度三分貝第二定向耦合器(32)通過90°相位延遲線(46)與垂直方向差波速通道(24)連接。