[發明專利]具有分數N的鎖相回路頻率合成器

有效

• 申請號: 200610167579.6
• 申請日: 2006-12-22
• 公開（公告）號: CN101114832A
• 公開（公告）日: 2008-01-30
• 發明（設計）人: 王富正
• 申請（專利權）人: 晨星半導體股份有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/081;H03L7/16;H03M3/02
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 顧繼光

1.一種具有分數N的鎖相回路頻率合成器，其特征在于，它包括：

一相位頻率偵測器，可接收具有一參考頻率的一參考信號與一溢位輸出信號并可偵測該參考信號與該溢位輸出信號之間的一相位與一頻率的差異后輸出一相位差信號；

一電荷幫浦，用以接收該相位差信號并根據該相位差信號的大小產生相關于該相位差信號的一輸出電流；

一回路濾波器，用以接收該輸出電流并平緩該輸出電流后轉換并輸出一電壓控制信號；

一電壓控制震蕩器，用以接收該電壓控制信號并根據該電壓控制信號產生具有一壓控頻率的一輸出信號；以及

一Δ∑調變器，具有一可接收該輸出信號的頻率輸入端、一可輸出該溢位輸出信號的溢位輸出端以及一整數值輸入端，用以決定該壓控頻率與該參考頻率之間的一比率。

2.如權利要求1所述的具有分數N的鎖相回路頻率合成器，其特征在于，該Δ∑調變器的大小為d位且該整數值輸入端輸入n時，該比率為2d/n，其中d與n皆為整數。

3.如權利要求1所述的具有分數N的鎖相回路頻率合成器，其特征在于，該Δ∑調變器為一一階Δ∑調變器。

4.如權利要求3所述的具有分數N的鎖相回路頻率合成器，其特征在于，該一階Δ∑調變器是由一累加器所組成，其中，該累加器可具有一第一輸入端、一第二輸入端及一加總輸出端，用以將該第一輸入端與該第二輸入端的二個數值加總后由該加總輸出端輸出，并當該第一輸入端與該第二輸入端的二個數值加總產生一溢位時，由該溢位輸出端輸出一脈沖；其中，該第一輸入端即為該整數值輸入端，該第二輸入端與該加總輸出端輸出相互連接。

5.如權利要求1所述的具有分數N的鎖相回路頻率合成器，其特征在于，該Δ∑調變器為一二階Δ∑調變器。

6.如權利要求5所述的具有分數N的鎖相回路頻率合成器，其特征在于，該二階Δ∑調變器輸出的該溢位輸出信號具有一可調的責任周期。

7.如權利要求5所述的具有分數N的鎖相回路頻率合成器，其特征在于，該二階Δ∑調變器具有復數個增益單元，其可調整量化噪聲形狀。

8.一種具有分數N的鎖相回路頻率合成器，包括：

一相位頻率偵測器，可接收具有一參考頻率的一參考信號與一溢位輸出信號，并可偵測該參考信號與該溢位輸出信號之間的一相位與一頻率的差異后輸出一相位差信號；

一電荷幫浦，用以接收該相位差信號并根據該相位差信號的大小產生相關于該相位差信號的一輸出電流；

一回路濾波器，用以接收該輸出電流并平緩該輸出電流后轉換并輸出一電壓控制信號；

一電壓控制震蕩器，用以接收該電壓控制信號并根據該電壓控制信號產生具有一壓控頻率的一輸出信號；

先前降比例器，用以將該壓控頻率除以一第一整數值后輸出一降頻信號；以及

一Δ∑調變器，具有一可接收該降頻信號的頻率輸入端、一可輸出該溢位輸出信號的溢位輸出端以及一第二整數值輸入端，其中，該具有分數N的鎖相回路頻率合成器根據該第一整數值與該第二整數值決定該壓控頻率與該參考頻率之間的一比率。

9.如權利要求8所述的具有分數N的鎖相回路頻率合成器，其特征在于，該Δ∑調變器的大小為d位，該第一整數值輸入端為m且該第二整數值輸入端輸入n時，該比率為m*2d/n。

10.如權利要求8所述的具有分數N的鎖相回路頻率合成器，其特征在于，該Δ∑調變器為一一階Δ∑調變器。

11.如權利要求8所述的具有分數N的鎖相回路頻率合成器，其特征在于，該Δ∑調變器為一二階Δ∑調變器。

12.如權利要求11所述的具有分數N的鎖相回路頻率合成器，其特征在于，該二階Δ∑調變器輸出的該溢位輸出信號具有一可調的責任周期。