[發明專利]全電壓范圍輸入和輸出的運算放大器

有效

• 申請號: 200610167100.9
• 申請日: 2006-12-14
• 公開（公告）號: CN101202536A
• 公開（公告）日: 2008-06-18
• 發明（設計）人: 林崑宗
• 申請（專利權）人: 旭曜科技股份有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F3/30
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

技術領域

本發明關于電子技術，特別關于一種全電壓范圍輸入和輸出的運算放大器。

背景技術

圖1所示為傳統全電壓范圍輸入和輸出的運算放大器(rail-to-rail?class-ABoperational?amplifier)。如該圖1所示，該運算放大器由N型晶體管(NMOS)N1、N2構成的差動對(differential?pair)與P型晶體管(PMOS)P1、P2構成的差動對并聯作為輸入。兩者的輸出電流則利用晶體管N5、N6、N7、N8、P5與P6所構成的合成電路(summing?circuit)相加合成，并在A點輸出。之后，A點的電壓再推動由晶體管N9、N10、N12、N13、N14、P10、P11與P12所構成的class?AB輸出極(output?stage)作為運算放大器的輸出，以便獲得很大的電流源(currentsource)輸出與抽取(sink)能力。

這種全電壓范圍輸入和輸出的運算放大器的增益(gain)極大，不容易補償。通常需要用到較大的補償電容。而且電流路徑也非常多。例如，PMOS差動對需要用一條電流耗電路徑；NMOS差動對需要用一條電流耗電路徑。而接受兩組差動對輸出而產生A點電壓輸出的合成電路需要多耗掉晶體管N6以及N8的兩條電流路徑。而輸出級又須要耗掉晶體管P10、P11與P12三條電路路徑。因此，單一運算放大器需耗掉七條電流耗電路徑。所以這種全電壓范圍輸入和輸出的運算放大器的耗電流多。非常不方便使用在低耗電的電路。

圖2為美國公告專利第5,311,145號，發明名稱為“Combinationdriver-summing?circuit?for?rail-to-rail?differential?amplifier”(整合驅動合成電路的全電壓范圍輸入和輸出的運算放大器)的代表圖。如該圖所示，這種全電壓范圍輸入和輸出的運算放大器是由N型晶體管QI3、QI4構成的差動對與P型晶體管QI1、QI2構成的差動對并聯作為輸入。兩個差動對的輸出電流則利用晶體管QS1、QS2、QS3、QS4、QS5、QS6、QS7、QS8所構成的合成電路相加合成輸出給class-AB控制架構電路(晶體管QD1與QD2)，再推動由晶體管QO1與QO2所構成的輸出晶體管作為運算放大器的輸出，以便獲得很大的電流源輸出與抽取能力。

這種全電壓范圍輸入和輸出的運算放大器已經將class-AB控制架構電路和合成電路串在一起藉以減少耗電路徑。此運算放大器扣掉輸入級晶體管QI5和QI6的電流控制電路，以及晶體管QD1和QD2的偏壓產生電路，晶體管QD3、QD4、QD5、QD6、QD7、QD8和IDB，剩下的為運算放大器的主電路。而主電路所需要的耗電路徑分別為晶體管QI1、QI2所構成的一條電流路徑、晶體管QI3、QI4所構成的一條電流耗電路徑、合成電路所需要的兩條電流路徑(Is一條電流路徑和晶體管QD1與QD2構成的另外一條電流路徑)、以及輸出晶體管QO1與QO2所構成的一條電流耗電路徑。所以整個運算放大器的主電路便需使用五條電流耗電路徑。較先前技術一所需的耗流路徑少掉了兩條。而這種全電壓范圍輸入和輸出的運算放大器還不夠省電，所需的晶體管數也比較多且面積較大。

發明內容

有鑒于上述問題，本發明的目的是提出一種面積小、耗電低、輸入輸出范圍廣的全電壓范圍輸入和輸出的運算放大器。

為達成上述目的，本發明全電壓范圍輸入和輸出的運算放大器包含一第一差動對單元，接收一對差動信號并產生一第一控制信號；一第二差動對單元，接收前述差動信號并產生一第二控制信號；以及一輸出級，接收前述第一控制信號與前述第二控制信號后，產生一輸出電壓。

其中該第一差動對單元包含一第一主動負載，一端連接于一工作電壓；一第一晶體管差動對，其柵極分別接收前述差動信號，漏極連接于前述第一主動負載、且源極互相連接；以及一第一電流源，一端連接于前述第一晶體管差動對的源極、另一端接地。

其中該第二差動對單元包含一第二電流源，一端連接于前述工作電壓；一第二晶體管差動對，其柵極分別接收前述差動信號，源極互相連接并連結于前述第二電流源的另一端；以及一第二主動負載，一端連接于前述第二晶體管差動對，另一端接地。