[發明專利]閃速存儲器件及其操作方法

無效

• 申請號: 200610163536.0
• 申請日: 2006-11-29
• 公開（公告）號: CN101165807A
• 公開（公告）日: 2008-04-23
• 發明（設計）人: 李真燁
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06;G11C16/08;G11C16/30;G11C16/26
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 王新華

1.一種閃速存儲器件，包括：

存儲單元陣列，包括至少一個與非串，所述至少一個與非串的每一個均包括在串選擇晶體管和接地選擇晶體管之間串聯連接的多個存儲單元，所述串選擇晶體管配置用于基于串選擇電壓，控制所述至少一個與非串的第一與非串與相應的第一位線之間的電連接；

行選擇電路，通過串選擇線、接地選擇線、以及多個字線與所述存儲單元陣列相連，所述行選擇電路配置用于基于行地址信號和讀取電壓，選擇所述多個字線中的第一字線，所述第一字線與第一存儲單元相連；以及

電壓產生電路，配置用于產生所述串選擇電壓和所述讀取電壓。

2.如權利要求1所述的閃速存儲器件，其中，當所述第一存儲單元被編程時，所述串選擇晶體管配置用于將所述第一與非串與所述第一位線電絕緣。

3.如權利要求1所述的閃速存儲器件，其中，當所述第一存儲單元未被編程時，所述串選擇晶體管配置用于將所述第一與非串與所述第一位線電連接。

4.如權利要求1所述的閃速存儲器件，其中，所述串選擇電壓比所述讀取電壓低。

5.如權利要求1所述的閃速存儲器件，其中，所述串選擇電壓比用于讀取操作的位線電壓和所述串選擇晶體管的閾值電壓的總和低。

6.如權利要求1所述的閃速存儲器件，其中，所述行選擇電路配置用于在用于穩定向除所述第一字線外的未選定字線所施加的讀取電壓和用于讀取操作的位線電壓的延遲時間之后，向所述串選擇線輸出所述串選擇電壓。

7.如權利要求1所述的閃速存儲器件，其中，所述行選擇電路包括：

接地選擇通過門，配置用于響應于字線使能信號，向所述接地選擇線輸出所述讀取電壓；

行解碼器，配置用于響應于所述字線使能信號和所述行地址信號，向所述第一字線輸出地電壓，并且向除所述第一字線之外的未選定字線輸出所述讀取電壓；

延遲單元，配置用于將所述字線使能信號延遲延遲時間，以輸出延遲字線使能信號；以及

串選擇通過門，配置用于響應于所述延遲字線使能信號，向所述串選擇線輸出所述串選擇電壓。

8.如權利要求1所述的閃速存儲器件，其中，所述電壓產生電路包括：

串選擇電壓產生器，配置用于產生所述串選擇電壓；以及

讀取電壓產生器，配置用于產生所述讀取電壓。

9.如權利要求8所述的閃速存儲器件，其中，所述串選擇電壓產生器包括：

電荷泵，配置用于基于控制時鐘信號產生所述串選擇電壓；

比較器，配置用于基于所述串選擇電壓和基準電壓產生比較信號；以及

邏輯單元，配置用于基于時鐘信號和所述比較信號輸出所述控制時鐘信號。

10.如權利要求9所述的閃速存儲器件，其中，設定所述基準電壓，使得所述串選擇電壓比用于讀取操作的位線電壓和所述串選擇晶體管的閾值電壓的總和低。

11.一種讀取閃速存儲器件中的數據的方法，所述閃速存儲器件包括至少一個與非串，所述至少一個與非串的每一個均包括在串選擇晶體管和接地選擇晶體管之間串聯連接的多個存儲單元，所述方法包括：

將所述至少一個與非串的第一與非串與共源極線電連接；

基于行地址信號和讀取電壓，從多個字線中選擇第一字線，所述第一字線與所述多個存儲單元的第一存儲單元相連；以及

基于串選擇電壓，控制所述第一與非串和相應的第一位線之間的電連接。

12.如權利要求11所述的方法，其中，控制所述第一與非串和所述第一位線之間的電連接包括：

當所述第一存儲單元被編程時，通過截止所述串選擇晶體管來將所述第一與非串與所述第一位線電絕緣。

13.如權利要求11所述的方法，其中，控制所述第一與非串和所述第一位線之間的電連接包括：

當所述第一存儲單元未被編程時，通過導通所述串選擇晶體管來將所述第一與非串與所述第一位線電連接。

14.如權利要求11所述的方法，其中，所述串選擇電壓比所述讀取電壓低。

15.如權利要求11所述的方法，其中，所述串選擇電壓比用于讀取操作的位線電壓和所述串選擇晶體管的閾值電壓的總和低。