[發明專利]時序控制電路

無效

• 申請號: 200610157766.6
• 申請日: 2006-12-27
• 公開（公告）號: CN101211210A
• 公開（公告）日: 2008-07-02
• 發明（設計）人: 張翔
• 申請（專利權）人: 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26;G06F11/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種時序控制電路，特別是指一種用于控制主機板上南橋芯片上電時序的電路。

背景技術

芯片組是主機板的重要組成部分，幾乎決定著主機板的全部功能。主機板的芯片組通常包括南橋芯片和北橋芯片。其中，南橋芯片主要負責外圍設備的數據處理與傳輸，一旦南橋芯片出現問題，則會導致外圍設備無法使用。

在測試過程中，當主機板的電源或者輸入輸出控制芯片有誤操作時，就會產生一個非正常的上電時序給南橋芯片，此時可能會導致南橋芯片的時序混亂，且再也無法正常運行。

如圖1所示的現有技術中時序控制電路的電路圖，其包括一南橋芯片30’、一輸入該南橋芯片30’的第一電壓輸入端100’、一于該第一電壓輸入端100’之后輸入至該南橋芯片30’的第二電壓輸入端300’及由電源或輸入輸出控制芯片輸出的電源信號端600’。該第二電壓輸入端300’及該電源信號端600’分別通過一電阻R6及一電阻R7同時連接至該南橋芯片30’的輸入端，該電源信號端600’在電源開啟后，不是馬上輸入，而是經過一段時間(約100ms～500ms)延時后才輸入的，在該南橋芯片30’正常工作的情況下，該電源信號端600’為延時400ms后輸入的電源信號，待該電源信號端600’輸入后，該第二電壓輸入端300’才能輸入至該南橋芯片30’，因此該電源信號端600’的正常輸入保證了該第二電壓輸入端300’在該第一電壓輸入端100’之后輸入，此時該南橋芯片能夠正常運行。若該電源信號端600’延時早于400ms輸入，則無法控制該第二電壓輸入端300’晚于該第一電壓輸入端100’輸入至該南橋芯片30’，使該南橋芯片30’的上電時序混亂。

發明內容

鑒于以上內容，有必要提供一種能夠控制主機板上南橋芯片正常上電時序的電路。

一種時序控制電路，用于控制主機板上一芯片的上電時序為先輸入一第一電壓，后輸入一第二電壓，該時序控制電路包括一第一電壓輸入端、一第二電壓輸入端、一滯后于該第一電壓的滯后電壓輸入端、一第一控制電路及一第二控制電路，該滯后電壓輸入端與該第一控制電路的輸入端相連，該第二控制電路的輸入端與一電源信號端相連，該第一控制電路與該第二控制電路的輸出端連接于一共同端后與該芯片相連，該第一電壓輸入端連接于該芯片，該第二電壓輸入端連接于該共同端，當該滯后電壓輸入端輸入高電平信號時，該第一控制電路的輸出端輸出高電平信號，當該滯后電壓輸入端輸入低電平信號時，該第一控制電路的輸出端輸出低電平信號，當該電源信號端輸入高電平信號時，該第二控制電路的輸出端輸出高電平信號，當該電源信號端輸入低電平信號時，該第二控制電路的輸出端輸出低電平信號。

相對于現有技術，本發明時序控制電路中，無論電源或輸入輸出控制芯片有何誤操作，即電源或輸入輸出控制芯片失效的情況下，都可以保證該南橋芯片的正常上電時序。

附圖說明

圖1是現有技術中時序控制電路的電路圖。

圖2是本發明時序控制電路較佳實施方式的電路圖。

具體實施方式

請參閱圖2，圖2為本發明時序控制電路較佳實施方式的一電路圖。該時序控制電路主要用于控制電腦主機板上一南橋芯片30的上電時序，該南橋芯片30的正常上電時序為先輸入一第一電壓，后輸入一第二電壓。該時序控制電路的較佳實施方式包括一第一電壓輸入端100、一第二電壓輸入端300、一滯后電壓輸入端700、一與該滯后電壓輸入端700相連的第一控制電路10、一由電源或輸入輸出控制芯片輸出的電源信號端600及一與該電源信號端600相連的第二控制電路20，該第一控制電路10及該第二控制電路20的輸出端連接于一共同端后與該南橋芯片30的輸入端連接。該滯后電壓輸入端700為主機板上電時序晚于該第一電壓的另一電壓的接入端。該第一電壓輸入端100連接于該南橋芯片30，該第二電壓輸入端300連接于該共同端。