[發明專利]N阱電位切換電路

無效

• 申請號: 200610148845.0
• 申請日: 2006-12-30
• 公開（公告）號: CN101212219A
• 公開（公告）日: 2008-07-02
• 發明（設計）人: 黃棟
• 申請（專利權）人: 百利通電子（上海）有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K17/00;H01L27/00;H01L29/00
• 代理公司: 上海伯瑞杰知識產權代理有限公司
• 代理人: 吳澤群

技術領域

本發明涉及一種基于N阱電位切換技術、可以連接大阻值上拉電阻且徹底消除N阱電位切換時PMOS閾值電壓限制的3/5V兼容輸入輸出的電路，屬于微電子技術。

背景技術

在集成電路的應用領域里，一個工作在一定低電壓下的芯片經常需要和一個工作在相對高電壓的芯片相連接，例如一個工作在3.3V電壓下的CPU需要和一個工作在5.0V電壓下的外圍電路相連，3.3V的CPU產生的高電平信號為3.3V，而5.0V外圍設備產生的高電平信號為5.0V，為了實現線與(線或)信號，會把它們的輸出信號連接在一起，若不加任何保護措施的話，很明顯，5.0V電源的電流會倒灌入3.3V電源；而且若連接的外圍電路上拉電阻為大阻值電阻的時候，譬如100kΩ，發現芯片的輸出端可能產生振蕩，如圖2所示。雖然現在已經產生了一些N阱電位切換技術能解決此問題，但這些技術的原理歸根結底都是建立在如圖1所示的傳統解決方案下的，這種電路存在以下的缺點：

(1)PAD上的電壓必須要滿足：

V_PAD≥(V_DD+|V_THP|)

N阱電位才能實現正常的切換到電壓較高的外部上拉電源。若PAD電壓處于：

V_DD≤B_PAD≤(V_DD+|V_THP|)

因為從PAD端到制造PMOS的N阱之間有一個PN結，所以從PAD到N阱之間會持續有一個漏電流。

(2)在PAD上外接100kΩ如此大的上拉電阻的情況下，PAD電位會產生振蕩。在N阱電位切換前，等待PAD上的電量積蓄到滿足N阱電位切換條件后，N阱電位開始切換。在切換的瞬間，由于M8的低電阻率，使PAD電位立即下降并且趨于接近V_DD。此時的PAD電位已經不能滿足N阱電位切換條件，M8恢復關閉。等M8關閉后，PAD上的電量重新開始積蓄，然后PAD電位又會滿足切換條件，于是再次開始切換。如此反復，PAD上的電壓很容易引起振蕩，導致不能正常產生高電平。

發明內容

本發明的目的是提供一種當輸出端口電壓高出芯片工作電壓幾十毫伏時，仍然能夠實現N阱電位的正常切換，而且消除了N阱電位切換過程中產生的振蕩現象，使輸出端口電平很容易地上升到外接上拉電源電壓的切換電路。

為實現上述目的，本發明N阱電位切換電路包含N阱電位切換模塊、N阱電位切換控制模塊、微電流源上拉模塊和低電平驅動模塊，其原理如圖3所示，其中：

a)所述N阱電位切換模塊由N阱電位切換主體、防抖電阻2和兩個選通開關4和5組成；構成N阱電位切換主體的兩個PMOS管P1和P2中，P1的源端連接電源V_DD，P2的源端通過防抖電阻2連接本切換電路的輸出端，P1的漏端、襯底和P2的漏端、襯底互相連接在一起輸出N阱電位，P1的柵極分別與選通開關4的一端和選通開關5的一端相連，P2的柵極連接到所述N阱電位切換控制模塊的輸出端；選通開關4的另一端連接到所述N阱電位，選通端連接到所述N阱電位切換控制模塊的輸出端；選通開關5的另一端連接到地(GND)，選通端連接到所述N阱電位切換控制模塊的輸出端；

b)所述N阱電位切換控制模塊由比較器和邏輯控制單元組成；比較器的一個輸入端連接到芯片電源V_DD，另一個輸入端連接到本切換電路的輸出端，比較器的輸出連接到邏輯控制單元的輸入端；邏輯控制單元的另一個輸入端連接到本切換電路的輸入端，邏輯控制單元的輸出端與N阱電位切換模塊中P2的柵極相連；

c)所述微電流源上拉模塊由鏡像電流源、電流阱I1、防抖電阻1和三個選通開關1、2和3組成；鏡像電流源的襯底連接到所述N阱電位；選通開關1的一端連接到鏡像電流源的偏置電平上，另一端連接到所述N阱電位，選通端連接到所述N阱電位切換控制模塊中比較器的輸出端；選通開關2的一端連接到所述鏡像電流源的輸入端，另一端通過電流阱I1接地，選通端連接到所述N阱電位切換控制模塊中比較器的輸出端；選通開關3的一端連接到所述鏡像電流源的輸出端，另一端通過防抖電阻1連接本切換電路的輸出端，選通端連接到本切換電路的輸入端；

d)所述低電平驅動模塊是能提供低電平輸出驅動能力的器件，其輸入端和輸出端分別與本切換電路的輸入端和輸出端相連。