[發明專利]高速外設部件互連接口及信號處理方法

有效

• 申請號: 200610147794.X
• 申請日: 2006-12-22
• 公開（公告）號: CN101206631A
• 公開（公告）日: 2008-06-25
• 發明（設計）人: 李石;蕭健群
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;H04L29/08
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及高速外設部件互連(PCI?Express，Peripheral?ComponentInterconnect)接口，特別涉及在PCI?Express的物理媒體訪問層(Physical?MediaAccess?Layer)和媒體訪問控制層(Media?Access?Control?Layer)之間進行數據傳輸的物理編碼子層(Physical?Coding?Sub-layer)。

背景技術

高速外設部件互連(PCI?Express，Peripheral?Component?Interconnect)是一種芯片之間的互連技術以及一種板卡擴展的接口技術，與傳統PCI以及更早期的計算機總線的共享并行架構相比，PCI?Express采用設備間的點對點串行連接(serial?interface)。如此一來即允許每個設備都有自己的專用連接，是獨占的，并不需要向整個總線請求帶寬，同時利用串行的連接特點將能輕松將數據傳輸速度提到一個很高的頻率，達到遠超出PCI總線的傳輸速率。單個基本的PCIExpress連接是一種單雙單工連接，一個單獨的基本的PCI?Express串行連接就是兩個獨立的通過不同的低電壓對驅動信號實現的連接，一個接收對和一個發送對(共四組線路)。不會和諸如USB?2.0、InfiniBand、Ethernet以及IEEE1394/1394b造成沖突。因此PCI?Express界面傳輸速度比傳統的PCI界面更快，具有設備之間的高速串行點對點傳輸和靈活可調的總線寬度等等優點。

PCI?Express包含四個協議層：應用層(Application?Layer)、事務層(Transaction?Layer)、數據聯絡層(Data?Link?Layer)和物理層(Physical?Layer)。而物理層可以細分為媒體訪問控制層、物理編碼子層和物理媒體訪問層。

Intel?PIPE?Macro?Rev?1.00?June?19，2003公開了一種高速外設部件互連接口。該高速外設部件互連接口的物理編碼子層用于實現物理媒體訪問層和媒體訪問控制層之間數據傳輸、信號控制和錯誤檢測以保證傳輸數據的完善。

但是現有技術的缺點在于：

1.由于從媒體訪問控制層輸入到物理編碼子層的數據可能是16位，也可能是8位，而從對于該物理編碼子層結構的描述中得知，該物理編碼子層只能接收8位輸入數據，因此現有技術中的物理編碼子層與媒體訪問控制層的數據格式不兼容。

2.由于從物理媒體訪問層傳輸到物理編碼子層的數據可能出現采樣錯誤，而現有技術中關于物理編碼子層結構的描述中也并沒有檢測并處理數據采樣錯誤情況的部件，因此現有技術中的物理編碼子層傳輸錯誤數據的可能性較大。

發明內容

本發明要解決的問題是現有技術中，物理編碼子層與媒體訪問控制層數據格式不兼容的問題。

本發明還解決的問題是現有技術中，物理編碼子層沒有檢測并處理數據采樣錯誤情況的部件的問題。

為解決上述問題，本發明提供一種高速外設部件互連接口，包括用于媒體訪問控制層經物理編碼子層向物理媒體訪問層傳輸數據的下行數據通道，該下行數據通道包括：

輸入接口單元，用于根據接收的媒體訪問控制層向物理編碼子層傳輸的數據的位數使用相應的頻率的時鐘來采樣，將媒體訪問控制層的數據格式轉換成符合物理編碼子層的數據格式的待編碼數據，并在物理編碼子層的時鐘下采樣接收的控制數據極性的數據極性控制信號和指示傳輸類型的數據標識信號并輸出；

編碼單元，用于接收輸入接口單元輸出的待編碼數據、數據標識信號、數據極性控制信號和物理編碼子層提供的指示數據極性的數據極性信號，根據數據極性控制信號控制后的數據極性信號對待編碼數據進行編碼，并根據數據標識信號判斷是否將編碼數據傳輸給物理媒體訪問層。

本發明還提供一種高速外設部件互連接口的信號處理方法，包括媒體訪問控制層經物理編碼子層向物理媒體訪問層傳輸下行數據的方法，所述傳輸下行數據的方法包括：

根據接收的媒體訪問控制層向物理編碼子層傳輸的數據的位數使用相應的頻率的時鐘來采樣；

將媒體訪問控制層的數據格式轉換成符合物理編碼子層的數據格式的待編碼數據，并在物理編碼子層的時鐘下采樣接收的控制數據極性的數據極性控制信號和指示傳輸類型的數據標識信號并輸出；