[發(fā)明專(zhuān)利]高速基本輸入/輸出系統(tǒng)調(diào)試卡

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200610147485.2
• 申請(qǐng)日: 2006-12-19
• 公開(kāi)（公告）號(hào): CN101206613A
• 公開(kāi)（公告）日: 2008-06-25
• 發(fā)明（設(shè)計(jì)）人: 郁凌;江潔
• 申請(qǐng)（專(zhuān)利權(quán)）人: 環(huán)達(dá)電腦（上海）有限公司
• 主分類(lèi)號(hào): G06F11/36
• 分類(lèi)號(hào): G06F11/36
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

【技術(shù)領(lǐng)域】

本發(fā)明涉及一種基本輸入/輸出系統(tǒng)調(diào)試卡，特別是涉及一種高速基本輸入/輸出系統(tǒng)調(diào)試卡。

【背景技術(shù)】

對(duì)于主板BIOS(基本輸入/輸出系統(tǒng))開(kāi)發(fā)者來(lái)說(shuō)，需對(duì)開(kāi)發(fā)的BIOS程序進(jìn)行調(diào)試，目前最常用的BIOS調(diào)試依靠的是BIOS調(diào)試卡上的80端口或是單步功能，且只有少數(shù)高級(jí)的調(diào)試卡可以實(shí)現(xiàn)仿真BIOS芯片和顯示當(dāng)前讀寫(xiě)內(nèi)存和I/O端口的地址及數(shù)據(jù)，由于現(xiàn)有調(diào)試卡的功能限制，不能保存所得到的信息，為了獲取有用的地址和數(shù)據(jù)信息，往往要依靠于昂貴的邏輯分析儀器，而且這種調(diào)試方法簡(jiǎn)單而煩瑣，有時(shí)為了解決一個(gè)程序漏洞需要上百次的執(zhí)行同樣的操作才能追溯到問(wèn)題的根本所在，還有現(xiàn)有芯片的80端口的初始化越來(lái)越延遲，在開(kāi)發(fā)過(guò)程中，經(jīng)常遇到80端口初始化前，系統(tǒng)就已經(jīng)出現(xiàn)故障的情況，對(duì)于這種在80端口未設(shè)置好前的調(diào)試工作相當(dāng)困難。

因此，實(shí)有必要提供一種能夠保存多條幀信息的多功能調(diào)試卡，通過(guò)多種渠道共同檢測(cè)以達(dá)到高速追溯問(wèn)題根源的目的。

【發(fā)明內(nèi)容】

鑒于這種問(wèn)題，本發(fā)明的目的在于提供一種高速基本輸入/輸出系統(tǒng)調(diào)試卡，從而可以實(shí)現(xiàn)在對(duì)基本輸入/輸出系統(tǒng)進(jìn)行調(diào)試時(shí)，可以保存多條幀信息并可對(duì)這些幀信息進(jìn)行顯示，以便調(diào)試者快速發(fā)現(xiàn)問(wèn)題的根源所在。

為實(shí)現(xiàn)上述目的，本發(fā)明提供一種高速基本輸入/輸出系統(tǒng)調(diào)試卡，該調(diào)試卡包括：

讀寫(xiě)模塊，其與BIOS芯片互相連接，用于控制BIOS芯片的讀寫(xiě)并執(zhí)行譯碼，且傳送代碼給接收模塊；

接收模塊，用于接收讀寫(xiě)模塊所傳送的幀信息并傳送給處理模塊，且與一顯示模塊連接，以將接收的信息顯示；

處理模塊，該處理模塊與一存儲(chǔ)模塊相互連接，對(duì)接收模塊傳送的幀信息進(jìn)行存儲(chǔ)，且用于判斷對(duì)存儲(chǔ)模塊進(jìn)行存儲(chǔ)、讀取、刪除信息的相應(yīng)操作；

存儲(chǔ)模塊，用于存儲(chǔ)調(diào)試過(guò)程中，相關(guān)的地址、數(shù)據(jù)信息；

特別地，所述讀寫(xiě)模塊還與主板互相連接，并通過(guò)PCI接口建立BIOS芯片和主板的通信，以實(shí)現(xiàn)主板上無(wú)BIOS芯片的仿真功能；

特別地，所述顯示模塊包括第一顯示模塊和第二顯示模塊，其中所述第一顯示模塊用于顯示需要顯示的80端口數(shù)據(jù)，第二顯示模塊用于顯示當(dāng)前讀寫(xiě)的內(nèi)存、I/O的地址和數(shù)據(jù)。

本發(fā)明可以實(shí)現(xiàn)在對(duì)基本輸入/輸出系統(tǒng)進(jìn)行調(diào)試時(shí)，可以保存多條幀信息并可對(duì)這些幀信息進(jìn)行顯示，從而通過(guò)多種渠道共同檢測(cè)以達(dá)到高速追溯問(wèn)題根源的目的。

【附圖說(shuō)明】

圖1為本發(fā)明一較佳實(shí)施例的方塊圖；

圖2為本發(fā)明一較佳實(shí)施例具體調(diào)試的執(zhí)行流程圖。

【具體實(shí)施方式】

圖1為本發(fā)明一較佳實(shí)施例的方塊圖，該調(diào)試卡10包括：讀寫(xiě)模塊101、互相連接的接收模塊102、處理模塊103以及存儲(chǔ)模塊104。

其中，讀寫(xiě)模塊101與BIOS芯片30互相連接，用于控制BIOS芯片30的讀寫(xiě)并執(zhí)行譯碼，且傳送代碼給接收模塊102，該讀寫(xiě)模塊101還與主板20互相連接，通過(guò)PCI接口將讀寫(xiě)代碼發(fā)送到開(kāi)發(fā)主板20上，建立BIOS芯片30與主板20的通信，以實(shí)現(xiàn)主板20上無(wú)BIOS芯片30的仿真功能；接收模塊102，用于接收讀寫(xiě)模塊101所傳送的幀信息并傳送給處理模塊103，且與一顯示模塊40連接，該顯示模塊40包括第一顯示模塊401和第二顯示模塊402，其中第一顯示模塊401用于顯示需要顯示的80端口數(shù)據(jù)，第二顯示模塊402用于顯示當(dāng)前讀寫(xiě)的內(nèi)存、I/O的地址和數(shù)據(jù)；處理模塊103，該處理模塊103連接一存儲(chǔ)模塊104，用以對(duì)接收模塊102傳送的幀信息進(jìn)行存儲(chǔ)，同時(shí)用于判斷對(duì)存儲(chǔ)模塊104進(jìn)行存儲(chǔ)、讀取、刪除最久信息的相應(yīng)操作；存儲(chǔ)模塊104，用于存儲(chǔ)調(diào)試過(guò)程中，相關(guān)的地址、數(shù)據(jù)信息。

圖2為本發(fā)明一較佳實(shí)施例具體調(diào)試的執(zhí)行流程圖，其具體步驟如下：

步驟501，首先由讀寫(xiě)模塊101對(duì)BIOS芯片30讀寫(xiě)并執(zhí)行譯碼，傳送給接收模塊102；

步驟502，接收模塊102讀取幀中的信息并傳給處理模塊103；

步驟503，由處理模塊103判斷存儲(chǔ)模塊104是否存滿；

步驟504，若存儲(chǔ)模塊104已存滿，則由處理模塊103自動(dòng)刪除存儲(chǔ)模塊104中最久的幀信息；

步驟505，若存儲(chǔ)模塊104未存滿，則由存儲(chǔ)模塊104保存當(dāng)前幀信息。

本發(fā)明高速基本輸入/輸出系統(tǒng)調(diào)試卡與現(xiàn)有調(diào)試卡具備以下優(yōu)點(diǎn)：