[發明專利]一種編碼與譯碼電路

無效

• 申請號: 200610146121.2
• 申請日: 2006-11-07
• 公開（公告）號: CN101179276A
• 公開（公告）日: 2008-05-14
• 發明（設計）人: 魏興茂
• 申請（專利權）人: 魏興茂
• 主分類號: H03M7/00
• 分類號: H03M7/00;H03K19/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域：

本發明的一種編碼與譯碼電路，不需要中心時鐘頻率，在一基準電壓下利用電阻限流限壓特性進行編碼，矩陣譯碼器由若干個電阻、三極管、二極管組成的若干個基本放大電路相串聯而成，輸出若干個觸發信號，屬于電子控制領域。

背景技術：

CPU控制編碼與譯碼方式都需要準確的中心時鐘頻率，時鐘信號很容易受到印刷電路板的特性，如：銅線的阻抗，線路的長度、布局，以及時鐘產生器的輸出特性和驅動能力等眾多不同因素影響，可能造成同一時鐘信號之間產生時間差異；時鐘振蕩頻率，根據晶振輸入電壓產生的電流和給定的電阻阻值確定、電容器充、放電的速度由該電流值和電容值確定，當電路板在某種條件下絕緣阻值下降，所產生的時鐘頻率就會偏離規定頻率，即時鐘偏移，時鐘偏移即使不大，也會使微處理無法正常工作。

現有編碼與譯碼電路控制結構復雜，成本高，電子元件多。

發明內容：

針對現有技術存在的不足，本發明的目的在于提供一種編碼與譯碼電路不需要中心時鐘頻率，控制結構簡單、成本低、性能可靠編碼與譯碼器。

為實現上述目的，本發明采用的技術方案是：一種編碼與譯碼電路，包括至少一個編碼單元，產生基準脈沖信號；矩陣譯碼單元，將所述的基準脈沖信號譯碼，輸出觸發信號觸發相對應鎖存器。

所述的編碼單元與矩陣譯碼單元、鎖存器相連接。

所述的編碼單元由若干組按鈕單元并聯組成，每組按鈕單元由電阻和自復式按鈕串聯而成，并且每個按鈕單元的電阻阻值不等。

所述的矩陣譯碼單元由一個基準脈沖信號輸入端、一個限流單元、若干個基本放大電路相依次串聯組成。

所述一個基準脈沖信號輸入端與若干個串聯基本放大電路的基準脈沖信號輸入端口相并聯。

所述限流單元由一個電容和一個電阻并聯而成，所述限流電路的一端與所述若干個基本放大電路的基準脈沖信號輸入端相連接，另一端接地。

所述串聯的若干個基本放大電路組成的矩陣譯碼單元，可集成在一芯片上。

本發明的有益效果在于：本發明的目的在于提供一種低功耗、零部件少、不受線路板布局、中心時鐘頻率偏移所影響，實施特別簡單的編碼和譯碼器。

附圖說明：

圖1、為本發明一種編碼與譯碼電路結構框圖。

圖2、為本發明一種編碼與譯碼電路編碼單元(A)與矩陣譯碼單元中基本放大電路部分示意圖(B)。

圖3、為本發明一種編碼與譯碼電路若干個編碼單元和若干個基本放大電路串聯示意圖。

具體實施方式：

下面結合附圖對本發明作進一步詳細描述：

如圖1、所述一種編碼與譯碼電路：包括編碼單元，產生基準脈沖信號；矩陣譯碼單元，將編碼單元產生基準脈沖信號進行譯碼，輸出觸發脈沖電壓，觸發相對應鎖存器。

所述的編碼單元與矩陣譯碼單元相連接；譯碼單元包括一基準脈沖信號輸入端口、一個限流單元、若干個基本放大電路依次串聯組成。

如圖2(A)、所述編碼單元由若干組按鈕單元并聯組成，每組按鈕單元由電阻R和自復式按鈕K串聯而成，并且每個按鈕單元的電阻阻值不等，自復式按鈕K的一端與基準電壓的輸入端相連接，K的另一端與電阻R的一端相連接，電阻R的另一端輸出基準脈沖信號，所述的編碼單元可根據需要增加。

如圖2(B)、所述的基本放大電路由限流電阻R1、R3、補償電阻R2、Q1為NPN型三極管、Q2為PNP型三極管、隔離二極管D構成；限流電阻R1的一端與基準脈沖信號輸入端相連接，R1的另一端與Q1基極相連接；Q1的集電極與Q2的基極、補償電阻R2的一端相連接；Q2的發射極與基準電壓輸入端相連接、又與補償電阻R2、隔離二極管D的負極端相連接；Q2集電極與R3的一端相連接，R3的另一端輸出譯碼觸發信號；譯碼觸發信號觸發相應的鎖存器的工作狀態。

如圖3所示的一個限流單元由電阻R4、旁路電容C相并聯構成；限流單元的一端與若干個串聯基本放大電路的基準脈沖信號輸入端相連接，另一端接地。

串聯的若干個基本放大電路的基準電壓經隔離二極管D逐級下降0.5-0.8V之間。

圖3所示若干個編碼單元和若干個基本放大電路依次串聯組成的矩陣譯碼單元，輸出多個獨立的觸發脈沖，觸發相對應的鎖存器的工作狀態。

如圖2(B)、圖3所示若干個基本放大電路串聯組成的矩陣譯碼單元，可集成在一芯片上。