[發明專利]具有凹陷通道晶體管的半導體器件

無效

• 申請號: 200610145909.1
• 申請日: 2006-11-23
• 公開（公告）號: CN101064342A
• 公開（公告）日: 2007-10-31
• 發明（設計）人: 鄭星雄;李相敦
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/108;H01L21/336;H01L21/8242
• 代理公司: 北京天昊聯合知識產權代理有限公司
• 代理人: 顧紅霞;張天舒

技術領域

本發明涉及一種存儲器件。更具體而言，本發明涉及一種具有凹陷通道區域的半導體器件以及一種用于制造該半導體器件的方法，該凹陷通道區域包含豎直的絕緣體上硅(“SOI”)通道結構。

背景技術

當單元晶體管的通道長度縮短時，單元通道區域的離子濃度通常會增高，以便維持該單元晶體管的臨界電壓。該單元晶體管的源極/漏極區域中的電場增強，從而增加了漏電流。這導致DRAM結構的刷新特性劣化。因此，對于其中刷新特性有所改善的半導體器件存在需求。

圖1是半導體器件的簡化布局。該半導體器件包含有源區101以及柵極區103。該有源區由器件隔離結構130來限定。

圖2a至2c是描繪用于制造半導體器件的方法的簡化剖視圖，其中圖2a至2c是沿著圖1的線I-I’所獲得的剖視圖。利用器件隔離掩模(未顯示)蝕刻具有墊絕緣膜(未顯示)的半導體基板210，以形成限定鰭式有源區220的溝槽(未顯示)。將用于器件隔離的絕緣膜(未顯示)形成為填充該溝槽。將該用于器件隔離的絕緣膜進行拋光直到該墊絕緣膜露出，從而形成器件隔離結構230。去除該墊絕緣膜以露出該鰭式有源區220的頂面。

參照圖2b，利用凹形柵極掩模(未顯示)蝕刻出該器件隔離結構230的預定厚度，該凹形柵極掩模限定圖1中所示的柵極區103，使得該鰭式有源區220的上部突出在器件隔離結構230之上。

參照圖2c，將柵極絕緣膜260形成于突出的鰭式有源區220之上。將柵極結構295形成于圖1中所示的柵極區103的柵極絕緣膜260之上，以填充該突出的鰭式有源區220，其中該柵極結構295包括柵極電極265與柵極硬掩模層圖案290的疊層結構。

圖3是描繪半導體器件的簡化剖視圖。如果將高于臨界電壓的電壓施加至柵極，則反轉層IL以及耗盡區DR形成于柵極絕緣膜360之下的半導體基板中。

根據上述用于制造半導體器件的傳統方法，必須調整例如柵極電位以及單元通道結構的離子濃度等器件特性，以確保該器件具有所要的關斷特性，這造成從存儲節點至半導體基板的本體的漏電流增加。于是，由于漏電流增加的緣故，難以獲得適當的器件刷新特性。

發明內容

本發明的實施例涉及一種具有凹陷通道晶體管的半導體器件，該凹陷通道晶體管具有增大的通道區域。根據一個實施例，該凹陷通道晶體管設置有包含豎直的絕緣體上硅(“SOI”)通道結構的凹陷通道區域。

在本發明的一個實施例中，半導體器件包括：器件隔離結構，其形成于半導體基板中以限定有源區，該有源區在其側壁的下部具有凹陷區域；凹陷通道區域，其形成于該有源區之下的該半導體基板中，該凹陷通道區域具有豎直的絕緣體上硅(“SOI”)通道結構，該SOI通道結構形成于沿著柵極區縱向的器件隔離結構的側壁處；柵極絕緣膜，其形成于包含該凹陷通道區域的半導體基板之上；以及柵極電極，其形成于該柵極絕緣膜之上以填充該凹陷通道區域。

根據本發明的另一實施例，用于制造半導體器件的方法包括：在半導體基板中形成器件隔離結構以形成有源區，該有源區在其側壁的下部具有凹陷區域；在該半導體基板和該器件隔離結構之上形成硬掩模層圖案，該硬掩模層圖案限定凹形柵極區；在該凹形柵極區的側壁處形成凹陷通道間隙壁；通過利用該凹陷通道間隙壁和該硬掩模層圖案作為蝕刻掩模，蝕刻在該凹形柵極區的底部露出的半導體基板以形成凹陷部，其中該凹陷部包含具有豎直的絕緣體上硅(“SOI”)通道結構的凹陷通道區域，該SOI通道結構形成于沿著該柵極區縱向的器件隔離結構的側壁處；除去該凹陷通道間隙壁和硬掩模層圖案以露出該半導體基板；在該露出的半導體基板之上形成柵極絕緣膜；以及形成柵極結構，其包含柵極硬掩模層圖案與柵極電極的疊層結構，該柵極結構填充該柵極區的柵極絕緣膜之上的凹陷通道區域。

附圖說明

圖1是傳統半導體器件的簡化布局。

圖2a至2c是描繪用于制造半導體器件的傳統方法的簡化剖視圖。

圖3是傳統半導體器件的簡化剖視圖。

圖4是根據本發明一個實施例的半導體器件的簡化布局。

圖5與6是根據本發明一個實施例的半導體器件的簡化剖視圖。

圖7a至7i是描繪根據本發明一個實施例的用于制造半導體器件的方法的簡化剖視圖。

圖8a至8d是描繪根據本發明另一實施例的用于制造半導體器件的方法的簡化剖視圖。

具體實施方式