[發(fā)明專利]制造快閃存儲器件的方法無效
| 申請?zhí)枺?/td> | 200610145282.X | 申請日: | 2006-11-24 |
| 公開(公告)號: | CN101079392A | 公開(公告)日: | 2007-11-28 |
| 發(fā)明(設(shè)計)人: | 李圣勛 | 申請(專利權(quán))人: | 海力士半導(dǎo)體有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L21/311 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 | 代理人: | 楊生平;楊紅梅 |
| 地址: | 韓國京畿*** | 國省代碼: | 韓國;KR |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 制造 閃存 器件 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明一般涉及快閃存儲器件,更具體而言,涉及制造快閃存儲器件的方法,其中通過使用硬掩模層的線式雙掩模法成方形接觸孔,從而改善發(fā)生在觸點之間的橋。
背景技術(shù)
在快閃存儲器件漏極接觸孔的形成方法中,如果利用光刻膠來實施采用具有低波長的ArF作為光源的曝光過程,以形成70nm或更小的微圖案,則圖案的接觸邊緣粗糙度降低。從而,當微圖案形成時,圖案之間的間隔物裕度減少,導(dǎo)致圖案之間的橋。
更具體而言,因為布圖設(shè)計上接觸孔之間的間隔寬度小,當漏極接觸孔形成時蝕刻的選擇性降低。觸點之間的區(qū)域被連接,因此坍塌,從而在觸點之間產(chǎn)生橋。
在形成橢圓形漏極接觸孔過程期間,由于曝光過程的特性,如果接觸孔的尺寸設(shè)置較小以確保接觸孔之間的間隔寬度,則增加長軸方向的接觸孔尺寸以減少漏極選擇線(DSL)和漏極選擇線(DSL)之間的橋裕度。它減小接觸孔的尺寸,并因而使得難于確保觸點之間的橋裕度。
漏極觸點之間橋的產(chǎn)生導(dǎo)致整列失效(global?column?failure)。因此,由一個漏極觸點橋?qū)е碌漠a(chǎn)量損失非常高。
發(fā)明內(nèi)容
因此,本發(fā)明解決以上問題,并且提供一種制造快閃存儲器件的方法,其中通過使用硬掩膜層的線式雙掩膜法形成方形接觸孔,改善發(fā)生在觸點之間的橋。
根據(jù)一方面,本發(fā)明提供一種制造快閃存儲器件的方法,包括以下步驟:順序在半導(dǎo)體襯底上形成蝕刻防止層、第一和第二層間絕緣層以及第一、第二和第三硬掩膜層,蝕刻第三硬掩膜層以暴露第二硬掩膜層上的部分區(qū)域,在整個表面形成線形的光刻膠圖案,以使暴露的光刻膠圖案比暴露第二硬掩膜層的區(qū)域更窄,接著利用光刻膠圖案作為掩膜來蝕刻第二硬掩膜層,利用光刻膠圖案作為掩膜來蝕刻第一硬掩膜層,接著使用保留的第三和第二硬掩膜層作為掩膜來蝕刻第二和第一層間絕緣層,從而形成方形的漏極接觸孔,和使用保留的第二和第一硬掩膜層作為掩膜來蝕刻蝕刻防止層,由此曝光半導(dǎo)體襯底的預(yù)定區(qū)域和打開漏極接觸孔。
附圖說明
圖1A和1B是順序說明根據(jù)本發(fā)明實施方案的制造快閃存儲器件方法的布置圖。
圖2A~2F是順序說明根據(jù)本發(fā)明實施方案的制造快閃存儲器件方法的截面圖;和
圖3是表示根據(jù)本發(fā)明的方形漏極觸點和現(xiàn)有的圓形漏極觸點比較的布置圖。
具體實施方式
下文將參考附圖來說明根據(jù)本發(fā)明的具體實施方案。
參考圖1A和2A,在半導(dǎo)體襯底100上順序形成蝕刻防止層102和第一層間絕緣層104,在該半導(dǎo)體襯底中形成有預(yù)定結(jié)構(gòu),如隔離層、柵極、隔離物、自對準接觸(SAC)氮化物層等。然后實施化學機械拋光(CMP)。利用氮化物層可形成蝕刻防止層102,和利用高密度等離子體(HPD)氧化物層可形成第一層間絕緣層104。通過光和蝕刻工藝來蝕刻第一層間絕緣層104和蝕刻防止層102,形成源極接觸孔(未顯示)。
在整個表面上沉積第一多晶硅層,以使源極接觸孔的被填充。拋光第一多晶硅層,以使第一層間絕緣層104暴露,從而形成源極接觸塞。在整個表面上形成第二層間絕緣層106。利用HDP氧化物層或等離子體增強原硅酸四乙酯(PE-TEOS)可形成第二層間絕緣層106。
在第二層間絕緣層106上順序形成第一硬掩膜層108、第二硬掩膜層110和第三硬掩膜層112??尚纬珊穸葹榈牡诙惭谀?10和可形成厚度為的第三硬掩膜層112。
在使用氮化硅系列形成第一硬掩膜層108的情況下,使用氧化硅系列形成第二硬掩膜層110,和使用多晶硅系列或氮化硅系列形成第三硬掩膜層112。在使用可灰化(ash?able)的硬掩膜系列形成第一硬掩膜層108的情況下,使用SiOxNy形成第二硬掩膜層110,和使用多晶硅系列形成第三硬掩膜層112。
在整個表面上形成光刻膠層。然后實施曝光和顯影過程以形成第一光刻膠圖案114,使得第三硬掩膜層112的部分上表面被暴露。考慮到漏極選擇線(DSL)之間的間隔以及曝光設(shè)備的覆蓋裕度,可以確定當形成第一光刻膠圖案114時使第三硬掩膜層112部分上表面暴露的區(qū)域。
利用第一光刻膠圖案114作為掩膜來蝕刻第三硬掩膜層112。在第三硬掩膜層112的蝕刻過程期間,第二硬掩膜層110被用作蝕刻防止層。
參考圖1B和2B,在第一光刻膠圖案114形成的狀態(tài)下,在整個表面上形成光刻膠層。然后實施曝光和顯影過程以形成線式的第二光刻膠圖案116,使得第二硬掩膜層110的部分層表面被暴露。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于海力士半導(dǎo)體有限公司,未經(jīng)海力士半導(dǎo)體有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610145282.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





