[發明專利]制作金屬氧化物半導體晶體管的方法有效
| 申請號: | 200610143397.5 | 申請日: | 2006-11-08 |
| 公開(公告)號: | CN101179027A | 公開(公告)日: | 2008-05-14 |
| 發明(設計)人: | 李坤憲;黃正同;丁世汎;洪文瀚;鄭禮賢;鄭子銘 | 申請(專利權)人: | 聯華電子股份有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 北京市柳沈律師事務所 | 代理人: | 陶鳳波 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制作 金屬 氧化物 半導體 晶體管 方法 | ||
技術領域
本發明涉及一種制作金屬氧化物半導體(metal-oxide?semiconductor,以下簡稱為MOS)晶體管的方法,尤其涉及一種可有效改善瞬間增益擴散(transient?enhanced?diffusion,以下簡稱為TED)效應及短溝道效應(shortchannel?effect)的制作MOS晶體管的方法。
背景技術
隨著工藝技術的進步以及對邏輯元件高速度與低耗電的要求,MOS晶體管的尺寸也隨之微縮至微米或納米等級以下的微細化尺寸,而伴隨著MOS晶體管微縮所產生短溝道效應,及其所造成的晶體管啟始電壓下降的問題,業界一般以制作具有超淺結(ultra?shallow?junction)的輕摻雜漏極(lightly?doped?drain,LDD)來克服。
現有超淺結形成技術是在完成MOS晶體管柵極制作后,于柵極兩側硅基底的淺表面注入低能量離子,再施以快速退火(rapid?thermal?annealing,以下簡稱為RTA)以產生最后的結區輪廓(junction?profile)。然而在縮小元件尺寸的同時,源極、漏極與溝道的摻雜原子濃度必須提高,結深度減小及摻雜原子濃度分布形狀會有較顯著的變化,因此現有超淺結形成技術在90納米技術已幾乎到達了極限。當來到65與45納米技術時代時,共注入(co-implantation)搭配預非晶化離子注入(pre-amorphization,以下簡稱為PAI)工藝、激光退火(Laser?annealing)等則被視為最有機會達到新時代超淺結形成技術需求的方法。其中共注入的概念為離子注入工藝中因摻雜質撞擊硅晶格而產生可觀的空隙缺陷(interstitial?defects),這些空隙缺陷在快速退火時將成為硼瞬間擴散的路徑,增加擴散的速度,即產生瞬間增益擴散(TED)效應。TED效應除加深結外,也會使得側向摻雜質分布不陡峭,使得MOS晶體管反而遭遇嚴重的短溝道效應。共注入技術則被認為可改善此一現象,例如施以碳離子共注入時,由于碳會與空隙缺陷形成鍵結,因此可降低因空隙缺陷所造成的硼TED效應與硼簇(boron?cluster)的形成。
請參閱圖1至圖3,圖1至圖3為一現有采用共注入的方法形成超淺結的輕摻雜漏極(LDD)的P型MOS晶體管。如圖1所示,該方法提供一基底100,基底100上則設置有一柵極介電層(gate?dielectric?layer)102與一柵極104。隨后對基底100進行一PAI工藝110,以銻(Sb)或鍺(Ge)作為主要選擇,施以適當的能量與劑量使基底100的硅晶格結構產生破壞,以形成一非晶化區域112。此非晶化的結構用以降低硼的穿隧效應(channeling)與TED效應。
請參閱圖2。接下來對基底100施行一共注入工藝120,將碳或氟以垂直基底100的角度注入基底100,隨后再施以P型摻雜質注入工藝130,最后再進行一第一快速退火(RTA)工藝140,完成P型晶體管的超淺結的輕摻雜漏極(LDD)150的制作。請參閱圖3,隨后于柵極104側邊形成偏位間隙壁(offset?spacer)160,并對基底100再施以一P型摻雜離子注入工藝170以及一第二RTA工藝180,以于偏位間隙壁160兩側的基底100內形成源極/漏極190。
然而,由于共注入工藝120以垂直基底100的角度注入基底100,其在后續第一與第二RTA工藝140、180中對于P型摻雜質橫向擴散(lateraldiffusion)的控制仍未臻理想。因此,目前該技術領域仍需要一種可有效抑制前述TED效應以及橫向擴散的方法,以避免超淺結輕摻雜漏極的摻雜輪廓因擴散而產生改變。
發明內容
因此,本發明于此提供一種制作MOS晶體管的方法,尤指一種可有效改善TED效應及短溝道效應的制作MOS晶體管的方法。
根據本發明,提供一種制作MOS晶體管的方法,該方法首先提供一基底,且該基底上包括有一柵極結構。隨后進行一預非晶化(PAI)工藝,以于該柵極結構兩側的該基底內形成一非晶化區域;并進行一共注入(co-implantation)工藝,以于該非晶化區域內注入一共注入摻雜質。接下來進行一第一離子注入工藝與一第一快速退火(RTA)工藝,以于該非晶化區域內注入一第一摻雜質并活化該共注入摻雜質與該第一摻雜質,使該非晶化區域再結晶,而于該柵極結構兩側的該基底內分別形成一輕摻雜漏極(LDD)。之后于該柵極結構的側壁形成一間隙壁,以及于該間隙壁兩側的該基底內形成一源極/漏極。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯華電子股份有限公司,未經聯華電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610143397.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





