[發明專利]一種數據緩存電路

有效

• 申請號: 200610141140.6
• 申請日: 2006-10-11
• 公開（公告）號: CN101162919A
• 公開（公告）日: 2008-04-16
• 發明（設計）人: 古艷濤
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04B1/707
• 分類號: H04B1/707;H04Q7/22
• 代理公司: 北京安信方達知識產權代理有限公司
• 代理人: 王漪;王繼長

技術領域

本發明公開了一種數據緩存電路，該電路可適用于寬帶碼分多址移動通信系統的基帶設計中，特別適用于W_CDMA系統的RAKE接收機實現電路中。

背景技術

W_CDMA第三代移動通信系統的基帶處理方案普遍采用了RAKE接收機技術，RAKE接收機的一個主要組成部分就是相關器，其作用是利用本地生成的碼元對接收到的無線信號進行匹配濾波，這個過程在檢測無線信道環境，解調無線信號和獲取多徑分集增益方面都是必不可少的。

由于RAKE接收機內部工作速度遠遠高于樣本數據的輸入速度，同時RAKE接收機又往往被多個用戶的承載任務時分復用，因此在RAKE接收機與前端天線端口之間需要一個數據緩存電路來緩存天線數據，考慮到無線信道的多徑擴展，用戶幀同步信號與系統幀同步之間的時間延遲以及RAKE接收機處理數據時需要提前一個處理周期預存樣本數據等需要，數據緩存電路必須具備大容量數據緩存能力，因而也就占用了大量的存儲資源。

以圖1所示W_CDMA基帶處理系統中的RAKE接收機搜索器子系統為例，假如RAKE接收機的搜索器子系統工作環境為40公里的小區半徑，用戶幀同步相對于系統幀同步的最大時延為1個時隙，RAKE接收機的一個處理周期為1個時隙，在這種應用環境中搜索器子系統的天線數據緩存電路需要緩存的數據量高達8704個碼片數據，另外為了使RAKE接收機搜索器子系統能夠處理更多的用戶，其內部的匹配濾波單元也往往被設計成高階相關器以便在一個處理時鐘內能夠并行處理多個碼片數據，數據緩存電路為此必須具備在單個時鐘周期內能夠向相關器輸送多個碼片數據的能力。在實際的匹配相關過程中，由于用戶幀同步相對于系統幀同步之間的時間延遲以及相關器滑動相關的工作過程造成了每次參與相關操作的樣本數據在緩存電路中的位置是不固定的，大容量的數據緩存，多碼片的數據讀取以及數據位置在緩存單元中的不斷滑動都為正確的獲取相關數據帶來了困難。

目前解決這個問題的主要方法是采用多塊獨立的RAM構建緩存電路，RAM塊數由相關器的階數決定，如專利申請號為CN02111766.7的“寬帶碼分多址多徑分集接收機的數據緩存方法和裝置”，該申請，首先將收到的天線數據參照系統幀同步依次寫入到數據緩存電路的各個RAM中，每個工作時鐘寫一組天線數據到一塊RAM的一個地址單元中，相關器在每個工作時鐘根據當前任務的天線號以及用戶幀同步相對于系統幀同步的時間偏移和相關計數結果算出數據緩存電路中所有RAM的讀地址，然后對所有RAM塊同時進行一次讀操作得到所需的樣本數據，最后再算出數據頭的位置，重新排列天線數據位置后送相關器作下一步的匹配濾波。

這種實現方法在相關器階數較低的設計中應用是比較合適的，比如應用到RAKE接收機解調器電路的設計中，但在類似于RAKE接收機搜索器電路和前導檢測器電路這種需要高階相關器的設計中，應用該申請所述的方法就會產生以下問題：

一是需要的RAM塊數量巨大，比如若要求相關器并行處理64碼片的數據，數據緩存單元就要有64塊獨立的RAM塊；

二是每塊RAM都有一套獨立的讀寫控制邏輯，數量眾多的RAM控制邏輯實現起來比較復雜；

三是由于RAM塊數量多，各種總線密集排列，從而增加了RAKE接收機系統邏輯的面積和功耗，給內部的布局布線帶來了很大的困難，嚴重影響了RAKE接收機的整體工作速度。

發明內容

為了解決現有技術中數據緩存電路在應用于內置有高階相關器的RAKE接收機中時所帶來的問題，本發明根據高階相關器并行處理信號的特點通過采用一整塊大容量的存儲器取代多塊獨立RAM的結構設計來改善數據緩存電路，不但實現簡單，而且在邏輯面積，功耗、工作速度等方面都大幅度的提高了系統的工作性能，精簡了電路結構，節省了資源。

本發明具體是這樣實現的：

一種數據緩存電路，包括，

移位緩存單元(1)，寫控制單元，數據緩存RAM，讀控制單元，計數單元，移位緩存單元(2)，延時單元，選擇單元，

所述移位緩存單元(1)，接收外部的樣本數據輸入，在寫控制單元產生的寫控制信號的控制下將輸出連接到數據緩存RAM的數據總線上；

所述寫控制單元，接收輸入的系統幀同步信號，數據緩存RAM的存儲深度指示信號和相關器階數指示信號，輸出連接到數據緩存RAM的寫使能控制端和寫地址總線；

所述數據緩存RAM，用于循環存儲樣本數據，