[發(fā)明專利]監(jiān)視計時器致能電路及其方法

有效

• 申請?zhí)枺?/td>: 200610138027.2
• 申請日: 2006-11-02
• 公開（公告）號: CN101174227A
• 公開（公告）日: 2008-05-07
• 發(fā)明（設(shè)計）人: 林光宇;林俊谷
• 申請（專利權(quán)）人: 盛群半導(dǎo)體股份有限公司
• 主分類號: G06F11/00
• 分類號: G06F11/00;G06F1/24
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司
• 代理人: 梁揮;祁建國

技術(shù)領(lǐng)域

本發(fā)明涉及一種監(jiān)視計時器，特別是涉及一種監(jiān)視計時器致能電路及其方法。

背景技術(shù)

軟件執(zhí)行的穩(wěn)定度對任何工作平臺(work?platform)來說都是很重要的基本要求。然而，像微處理器當(dāng)機(jī)(crash)或程序執(zhí)行出問題等卻也常常是使用者最常碰見的問題。因此，需要在微處理器中設(shè)置監(jiān)視計時器(watchdogtimer)，來防止微處理器執(zhí)行應(yīng)用程序時，發(fā)生問題，即應(yīng)用程序跳到未知的地方或無法跳出無窮循環(huán)等。

當(dāng)微處理器正常地執(zhí)行應(yīng)用程序時，監(jiān)視計時器不會計數(shù)到終值，且會在計數(shù)到終值前，清除計數(shù)內(nèi)容，使監(jiān)視計時器重置到初值，因此不會輸出重置信號來重置微處理器。當(dāng)微處理器在執(zhí)行應(yīng)用程序發(fā)生問題時，監(jiān)視計時器則會發(fā)生溢位，并輸出一個重置信號使系統(tǒng)重置，使微處理器恢復(fù)正常工作，此即為熱重置(warm?reset)。

在過去，設(shè)計者會在微處理器中設(shè)置一個監(jiān)視計時器致能電路來致能監(jiān)視計時器，以重新啟動系統(tǒng)。然而，過去的監(jiān)視計時器致能電路僅靠一個硬件控制單元所輸出的一個位的硬件致能信號來致能或失能。當(dāng)微處理器系工作在有噪聲的環(huán)境中時，硬件致能信號很容易受到干擾而由致能變成失能，因此造成微處理器無法恢復(fù)正常工作。

發(fā)明內(nèi)容

本發(fā)明所要解決的問題在于，提供一監(jiān)視計時器致能電路及其方法，以結(jié)合硬件致能方法及軟件致能方法，來增加防止微處理器因外在環(huán)境因素造成監(jiān)視計時器失效的能力，即使其中一種致能方法失效，仍能致能監(jiān)視計時器，以進(jìn)行微處理器的系統(tǒng)重置的動作。

為了實(shí)現(xiàn)上述目的，本發(fā)明公開了一種監(jiān)視計時器致能電路，設(shè)置于一微處理器內(nèi)，用以輸出一重置信號來重置該微處理器，包括：

一控制及運(yùn)算電路，連結(jié)于該微處理器的一監(jiān)視計時器，用以輸出一致能控制信號，來致能該監(jiān)視計時器，使該監(jiān)視計時器輸出該重置信號；

一硬件控制單元，連結(jié)于該控制及運(yùn)算電路，用以輸入一硬件致能信號至該控制及運(yùn)算電路，來決定該致能控制信號的狀態(tài)；以及

一軟件控制單元，連結(jié)于該控制及運(yùn)算電路，用以輸入一軟件致能信號致該控制及運(yùn)算電路，來決定該致能控制信號的狀態(tài)。

所述硬件控制單元還進(jìn)一步包括：一存儲單元，用以預(yù)先儲存一硬件致能值；以及一硬件緩存單元，用以根據(jù)一第一頻率信號來讀取該硬件致能值，其中，該第一頻率信號為該硬件緩存單元的工作頻率。

所述存儲單元為一一次可編程存儲單元。

所述存儲單元為一可抹除程序化只讀存儲器。

所述硬件緩存單元為一觸發(fā)器。

所述硬件控制單元還包括至少一緩沖電路，用以緩沖該硬件致能值。

所述軟件控制單元進(jìn)一步包括：

多個軟件緩存單元；以及

一譯碼單元，連結(jié)于該些軟件緩存單元，用以根據(jù)所述軟件緩存單元所輸入的多個軟件致能值，來決定該軟件致能信號的狀態(tài)。

所述軟件緩存單元為觸發(fā)器。

所述譯碼單元進(jìn)一步包括：

至少一個反向電路，連結(jié)于部分的所述軟件緩存單元，用以將部分的所述軟件致能值反向；及

一致能控制電路，連結(jié)于所述反向電路及部分的所述軟件緩存單元，用以根據(jù)所述反向電路及部分的所述軟件緩存單元的輸出，來控制該軟件致能信號的狀態(tài)。

所述致能控制電路為一與非門。

所述控制及運(yùn)算電路由至少一邏輯電路所組成。

本發(fā)明還公開了一種監(jiān)視計時器的致能方法，包括：

啟動硬件致能，并擷取至少一預(yù)先設(shè)定的硬件致能值，以產(chǎn)生一硬件致能信號，來決定一致能控制信號；

啟動軟件致能，并接收一系統(tǒng)內(nèi)的多個數(shù)據(jù)線所提供的多個軟件致能值，以產(chǎn)生一軟件致能信號，來決定該致能控制信號；以及

根據(jù)該致能控制信號，致能該監(jiān)視計時器，以進(jìn)行系統(tǒng)重置。

所述的監(jiān)視計時器的致能方法進(jìn)一步包括，根據(jù)一第一頻率信號來擷取該硬件致能值，以產(chǎn)生該硬件致能信號。

所述于啟動硬件致能的步驟進(jìn)一步包括，根據(jù)該第一頻率信號來擷取該硬件致能值后，緩沖該硬件致能值，以產(chǎn)生該硬件致能信號。

所述第一頻率信號為暫存該硬件致能值所需的工作頻率，且由系統(tǒng)進(jìn)行電源重置時所產(chǎn)生。

所述硬件致能值預(yù)先儲存在一存儲單元內(nèi)。

所述于啟動軟件致能的進(jìn)一步包括，根據(jù)一第二頻率信號來接收該些軟件致能值，并進(jìn)行譯碼，來產(chǎn)生該軟件致能信號。

所述啟動軟件致能的步驟進(jìn)一步包括，將部分的所述軟件致能值反向后，配合另一部份的所述軟件致能值，以完成譯碼動作，產(chǎn)生該軟件致能信號。