[發(fā)明專利]高壓應(yīng)力薄膜與應(yīng)變硅金屬氧化物半導(dǎo)體晶體管及其制法

無效

• 申請?zhí)枺?/td>: 200610135985.4
• 申請日: 2006-10-16
• 公開（公告）號: CN101165862A
• 公開（公告）日: 2008-04-23
• 發(fā)明（設(shè)計）人: 陳能國;蔡騰群;黃建中
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

技術(shù)領(lǐng)域

本發(fā)明涉及一種制作高壓應(yīng)力薄膜的方法、應(yīng)變硅金屬氧化物半導(dǎo)體晶體管及其制造方法，尤指一種在應(yīng)變硅金屬氧化物半導(dǎo)體晶體管上形成高壓應(yīng)力薄膜的方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)越來越精密，集成電路也發(fā)生重大的變革，使得電腦的運算性能和存儲容量突飛猛進，并帶動周邊產(chǎn)業(yè)迅速發(fā)展。而半導(dǎo)體產(chǎn)業(yè)也如同摩爾定律所預(yù)測的，以每18個月增加一倍晶體管數(shù)目在集成電路上的速度發(fā)展著，同時半導(dǎo)體制造工藝也已經(jīng)從1999年的0.18微米、2001年的0.13微米、2003年的90納米(0.09微米)，進入到2005年65納米(0.065微米工藝等級)。

而隨著半導(dǎo)體工藝等級進入深次微米時代，在半導(dǎo)體制造工藝中如何利用高應(yīng)力薄膜來提高金屬氧化物半導(dǎo)體(MOS)晶體管的驅(qū)動電流(drivecurrent)已逐漸成為熱門課題。目前利用高應(yīng)力薄膜來提高金屬氧化物半導(dǎo)體晶體管的驅(qū)動電流可概括為兩方面：其一應(yīng)用在鎳化硅等金屬硅化物形成前的多晶硅應(yīng)力層(poly?stressor)；另一方面則應(yīng)用在鎳化硅等金屬硅化物形成后的接觸洞蝕刻停止層(contact?etch?stop?layer，CESL)。

一般而言，多晶硅應(yīng)力層的制造工藝可容忍較高的熱效應(yīng)(thermalbudget)，例如大于1000℃。然而，在接觸洞蝕刻停止層(CESL)的制造工藝上由于需考慮形成鎳化硅時不能忍受較高熱效應(yīng)的緣故，因此必須限制工藝溫度小于430℃。所以現(xiàn)有技術(shù)在制作接觸洞蝕刻停止層(CESL)的高應(yīng)力薄膜時，一般會先沉積由氮化硅(SiN)所組成的薄膜，然后再通過此薄膜來提高金屬氧化物半導(dǎo)體晶體管的驅(qū)動電流。

請參考圖1至圖3，圖1至圖3為現(xiàn)有制作高壓應(yīng)力薄膜于PMOS晶體管表面的方法示意圖。如圖1所示，首先提供半導(dǎo)體基底10，例如硅基底，且半導(dǎo)體基底10上包括柵極結(jié)構(gòu)12。其中，柵極結(jié)構(gòu)12還包括柵極氧化層(gate?oxide)14、位于柵極氧化層14上的柵極16、位于柵極16頂表面的覆蓋層(cap?layer)18及氧化物-氮化物-氧化物偏位側(cè)壁子(ONO?offset?spacer)20。一般而言，柵極氧化層14由二氧化硅(silicon?dioxide，SiO₂)所構(gòu)成，柵極16由摻雜多晶硅(doped?polysilicon)所構(gòu)成，而覆蓋層18則由氮化硅層所組成，用以保護柵極16。此外，柵極結(jié)構(gòu)12所在的有源區(qū)域(active?area)外圍的半導(dǎo)體基底10內(nèi)另環(huán)繞有淺溝隔離(STI)22。

如圖2所示，隨后進行離子注入(ion?implantation)工藝，以在側(cè)壁子20周圍的半導(dǎo)體基底10內(nèi)形成源極/漏極區(qū)域26。接著于半導(dǎo)體基底10與柵極結(jié)構(gòu)12表面濺射金屬層(圖未示)，例如鎳金屬層。然后進行快速升溫退火(rapid?thermal?annealing，RTA)工藝，使該金屬層與柵極16及源極/漏極區(qū)域26接觸的部分反應(yīng)成硅化金屬層。最后再去除未反應(yīng)的金屬層。

如圖3所示，接著通入硅甲烷(silane，SiH₄)與氨氣(ammonia，NH₃)，并進行等離子增強化學(xué)氣相沉積(plasma?enhanced?chemical?vapor?deposition，PECVD)工藝，以形成高壓應(yīng)力薄膜(high?compressive?stress?film)28覆蓋于柵極結(jié)構(gòu)12與源極/漏極區(qū)域26表面。然后通過高壓應(yīng)力薄膜28來壓縮柵極16下方，即通道區(qū)(channel?region)的半導(dǎo)體基底10的晶格排列，進而提高通道區(qū)的電穴遷移率及應(yīng)變硅(strained?silicon)PMOS晶體管的驅(qū)動電流(drive?current)。

一般而言，現(xiàn)有技術(shù)利用調(diào)整制造機器的高、低頻無線電波的功率以及提高硅甲烷與氨氣比例的方式來制作出高品質(zhì)的高壓應(yīng)力薄膜。然而，現(xiàn)有在400℃下的等離子增強化學(xué)氣相沉積工藝中最高僅能制作出具有-1.6GPa應(yīng)力的初鍍(as-deposite)薄膜。由于壓縮應(yīng)力的不足，此薄膜將會嚴(yán)重影響后續(xù)薄膜所產(chǎn)生的應(yīng)力以及金屬氧化物半導(dǎo)體晶體管的驅(qū)動電流。因此如何有效提高高壓應(yīng)力薄膜的應(yīng)力(stress)即為目前本領(lǐng)域重要技術(shù)能力的指標(biāo)。

發(fā)明內(nèi)容

因此本發(fā)明的主要目的是提供一種制作高壓應(yīng)力薄膜的方法、應(yīng)變硅金屬氧化物半導(dǎo)體晶體管及其制造方法，以解決現(xiàn)有無法有效提高高壓應(yīng)力薄膜應(yīng)力的問題。