[發(fā)明專利]內(nèi)存錯誤仿真裝置及其方法

無效

• 申請?zhí)枺?/td>: 200610132440.8
• 申請日: 2006-12-29
• 公開（公告）號: CN101211285A
• 公開（公告）日: 2008-07-02
• 發(fā)明（設計）人: 溫增興
• 申請（專利權(quán)）人: 佛山市順德區(qū)順達電腦廠有限公司;神達電腦股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G06F11/00;G01R31/317;G01R31/3177
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明關(guān)于一種內(nèi)存錯誤仿真裝置，尤指一種仿真錯誤位提供給主機板進行ECC測試之內(nèi)存錯誤仿真裝置。

背景技術(shù)

同位檢查(parity?check)與錯誤自動檢查與更正(Error?Checking?andCorrecting；ECC)這兩項技術(shù)是常見的計算機內(nèi)存?zhèn)慑e技術(shù)。同位檢查技術(shù)是在每個字節(jié)的數(shù)據(jù)中加入一個位，用來記錄字節(jié)中八個位的總和為奇數(shù)或偶數(shù)，每當微處理器要從內(nèi)存讀取數(shù)據(jù)時，便會比對檢查位與數(shù)據(jù)的一致性，如果發(fā)現(xiàn)錯誤，計算機會自動要求重傳數(shù)據(jù)，不過同位檢查有個問題，就是只能判斷出一個位錯誤而產(chǎn)生數(shù)據(jù)的錯誤，如果兩個位同時發(fā)生錯誤，那就無法被偵測出來了。

以往同位檢查是最常被使用的數(shù)據(jù)匯整方法，然而，同位檢查雖可偵測錯誤，卻不能修正小至一位的錯誤。

錯誤自動檢查與更正是一種主機板確保數(shù)據(jù)正確性與完整性很重要的功能，其利用矩陣方式去偵測內(nèi)存位錯誤，并且自動修正錯誤位，倘若計算機用于服務器，那么一個支持數(shù)據(jù)完整性檢測的計算機就非常重要。絕大多數(shù)被設計為高階服務器的計算機都會支持ECC內(nèi)存，而驗證主機板是否有支持ECC的功能亦是生產(chǎn)主機板之必備測試項目之一，傳統(tǒng)主機板的測試驗證都是使用具有良好功能的動態(tài)內(nèi)存模塊，將其良好功能的動態(tài)內(nèi)存模塊做短路開關(guān)線路以仿真內(nèi)存錯誤之測試，然而，此方式往往容易造成焊接接觸不良而損壞動態(tài)內(nèi)存模塊組件。有鑒于此，業(yè)界需開發(fā)一種錯誤仿真裝置，不需對動態(tài)內(nèi)存模塊進行焊接動作，以降低人為錯誤而提高驗證效率。

發(fā)明內(nèi)容

為了解決上述的問題，本發(fā)明揭露一種內(nèi)存錯誤仿真裝置及其方法，內(nèi)存錯誤仿真裝置為內(nèi)存與主機板之間的一延伸裝置，其包括有插槽與電路板，插槽提供內(nèi)存插設，電路板與插槽固接并電性連接，電路板再插設于主機板之插槽，內(nèi)存遂與主機板電性連接，并可并列傳輸數(shù)據(jù)。

電路板包括有邏輯電路與錯誤仿真電路，內(nèi)存錯誤仿真方法利用上述之電路以仿真內(nèi)存錯誤位，方法之步驟包括有利用邏輯電路提供錯誤仿真電路一控制訊號；錯誤仿真電路響應控制訊號對主機板與內(nèi)存之存取數(shù)據(jù)中產(chǎn)生至少一個錯誤位。于內(nèi)存錯誤仿真裝置產(chǎn)生錯誤位后，若主機板可檢查出錯誤位并更正，即表示主機板具有錯誤自動檢查與更正功能。

此內(nèi)存錯誤仿真裝置此用延伸板結(jié)構(gòu)以易于更換不同形式之內(nèi)存模塊作測試，如現(xiàn)有的動態(tài)內(nèi)存模塊芯片都采用BGA(Ball?Grid?Array，球陣列封裝)封裝不易焊接外加電路，因此延伸板架構(gòu)之內(nèi)存錯誤仿真裝置有助于降低人為操作錯誤，以及有節(jié)省測試時間之優(yōu)點。

附圖說明

圖1為本發(fā)明之內(nèi)存錯誤仿真裝置示意圖；

圖2為本發(fā)明之內(nèi)存錯誤仿真裝置之系統(tǒng)方塊圖；

圖3為本發(fā)明之邏輯電路之系統(tǒng)方塊圖；以及

圖4為本發(fā)明之內(nèi)存錯誤仿真方法之流程圖。

具體實施方式

圖1為本發(fā)明之內(nèi)存錯誤仿真裝置示意圖，且一并參照圖2，圖2為本發(fā)明之內(nèi)存錯誤仿真裝置之系統(tǒng)方塊圖。如圖1所示，內(nèi)存錯誤仿真裝置10為一延伸板結(jié)構(gòu)，亦即，原本可直接插設于主機板30之插槽301之內(nèi)存20插設于內(nèi)存錯誤仿真裝置10，內(nèi)存錯誤仿真裝置10再插設于主機板30之插槽301，內(nèi)存20透過內(nèi)存錯誤仿真裝置10連接至主機板30，并且進行數(shù)據(jù)并列傳輸。

內(nèi)存錯誤仿真裝置10包括有插槽101與電路板102，插槽101之針腳1012焊接于電路板102上以固接插槽101與電路板102并達成電性連接，另一方面，插槽101于插設內(nèi)存20后，以兩端之扣合部1011緊密扣合內(nèi)存20，于此，內(nèi)存20與電路板102達成電性連接。當已插設內(nèi)存20之內(nèi)存錯誤仿真裝置10再透過電路板102插設于主機板30之插槽301時，內(nèi)存20遂與主機板30達成電性連接，主機板30即透過內(nèi)存錯誤仿真裝置10以對內(nèi)存20進行數(shù)據(jù)存取。