[發明專利]系統內存間錯誤檢測及修正功能驗證之系統及其方法

無效

• 申請號: 200610132389.0
• 申請日: 2006-12-29
• 公開（公告）號: CN101211292A
• 公開（公告）日: 2008-07-02
• 發明（設計）人: 張蕓菁;呂景翔
• 申請（專利權）人: 佛山市順德區順達電腦廠有限公司;神達電腦股份有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明是關于一種驗證機制，尤其關于一種針對系統與內存間驗證錯誤檢測及修正(Error?Checking?and?Correcting簡稱ECC功能之方法及其系統。

背景技術

目前，服務器大部分都使用ECC驗證的內存，目前的芯片廠商也都有設計支持這項ECC技術，且其均可以修復1位之ECC錯誤，但是卻無法修復2位以上的ECC錯誤。在當發生2位以上的ECC錯誤時，經由芯片及BIOS處理后，雖然可以顯示多位ECC錯誤信息，但是卻沒有一套完整的ECC驗證方式，可用來測試ECC發生時，硬件和軟件是否有正確的處理ECC之動作產生，所以一套完善的系統內存ECC檢驗機制是相當的重要。

一般來說，ECC測試驗證必須有一個特制的ECC錯誤記憶存儲模塊之硬設備，另外，透過硬件設置開關來控制內存之數據接腳(memdata?pin和偵錯接腳(memcheck?pin的開或關，進而產生ECC錯誤。但是，該所述之設備必須耗費相當多的金錢及時間去設計和制造，并且該設備且具有針對性，再加上現用之內存有DDR-1、DDR-2等等，以后還會有更新的內存模塊，如果只是針對某一種內存就要做一個測試模塊，則勢必亦將會帶來一筆很大的花費。

發明內容

鑒于上述問題，本發明之主要目的在于提供了一種可以測試內存與系統間在ECC發生時，內存與系統間是否有正確的處理ECC的動作之方法及其系統。

為了達到上述之目的，本發明所述系統內存間錯誤檢測及修正(ErrorChecking?and?Correcting簡稱ECC功能驗證之方法包括下列步驟：由測試模塊仿真內存產生一ECC錯誤信號，并將該錯誤信號傳送于被驗證之服務器系統；服務器系統接收該ECC錯誤信號，重新啟動；BIOS透過ECC偵錯程序代碼判斷ECC錯誤產生；于屏幕上顯示ECC?Error的錯誤信息，并記錄該錯誤信息于Eventlog中。經由上述方法，測試者可以在Event?log記錄中查看ECC發生的位置及其狀態，達到驗證系統內存間錯誤檢測及修正功能的目的。

此外，本發明還提供一系統內存間錯誤檢測及修正(Error?Checking?andCorrecting簡稱ECC功能驗證之系統，其包括一服務器以及一測試模塊，另外，還包括一測試程序。其中，該所述服務器支持ECC驗證之內存，且其BIOS中具有ECC偵錯程序代碼并可透過該程序代碼判斷ECC錯誤的產生。所述測試程序為一內存測試程序。所述測試模塊包括一測試治具以及一內存，所述測試治具為連接于上述內存，且該內存至少包括一接腳，并且該測試治具包括一電路板，在該電路板上布設有多組開關，該開關一端則是連接于上述內存之接腳，另一端則是與地相連接；此外，在該等每一開關兩端之間亦設有一跳線。

本發明通過目前行業中存在的內存測試程序、服務器系統本身對ECC的支持以及與支持ECC之BIOS聯系起來，另外，憑借所述測試治具產生多位之ECC錯誤，且當通過測試治具產生ECC錯誤后，系統重新啟動在屏幕上顯示ECC錯誤信息，并且儲存該ECC錯誤，從而實現對內存與系統間對于ECC錯誤發生時有無正確之ECC動作產生的驗證。

附圖說明

圖1為本發明所述系統內存間錯誤檢測及修正功能驗證之方法的流程圖；

圖2為本發明所述內存與系統間錯誤檢測及修正功能驗證之系統方塊圖；

圖3為本發明所述測試模塊之功能示意圖；

圖4為測試治具與內存連接之具體電路圖；

圖5為本發明之一實例的工作流程圖；

圖6為本發明之另一實例的工作流程圖。

具體實施方式

下面結合附圖以及具體實施例來對本發明作進一步詳細描述：

參閱圖1中所示，其為本發明驗證所述內存與系統間ECC錯誤發生時是否正確產生ECC動作之方法。

測試者首先必須將內存條按照預先定義好之組合方式插置于服務器之內存條插槽中，及將載有測試程序的外部存儲裝置(磁盤或者光盤)置入服務器中，并導入測試程序于被驗證之系統中。

隨后，啟動該系統，并運行至上述測試程序之內存測試目錄下。

測試模塊仿真內存產生一ECC錯誤信號，并將該錯誤信號傳送于被驗證之系統(步驟103)。